[发明专利]屏蔽栅沟槽MOSFET及其制造方法

说明书

本发明公开了一种屏蔽栅沟槽MOSFET，栅极结构的沟槽由顶部沟槽和底部沟槽叠加而成，底部沟槽自对准形成于顶部沟槽的底部且顶部沟槽的宽度大于底部沟槽的宽度；在底部沟槽的内侧表面形成有底部氧化层，在顶部沟槽的侧面形成有栅介质层，在沟槽中填充由第一多晶硅层，第一多晶硅层被回刻同时形成填充于底部沟槽中的屏蔽多晶硅和位于顶部沟槽侧面的多晶硅栅；在屏蔽多晶硅顶部的沟槽的剩余空隙中由层间膜完全填充并由层间膜形成多晶硅间隔离介质层。本发明还公开了一种屏蔽栅沟槽MOSFET的制造方法。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅(Shield GateTrench，SGT)沟槽MOSFET；本发明还涉及一种屏蔽栅沟槽MOSFET的制造方法。

背景技术

如图1A至图1N所示，是现有屏蔽栅沟槽MOSFET的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的沟槽分离侧栅结构，包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。

如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成沟槽103。

步骤二、如图1C所示，在沟槽103的侧面和底部表面形成氧化层104。

步骤三、如图1D所示，在所述沟槽103中填充源多晶硅105，该源多晶硅105即为屏蔽多晶硅，源多晶硅105一般和源极相连，用于形成屏蔽栅。

步骤四、如图1E所示，对源多晶硅105进行回刻，该回刻将沟槽103外的源多晶硅105都去除，沟槽103内的源多晶硅105顶部和半导体衬底101相平。

如图1F所示，将沟槽103顶部区域的氧化层104去除。

步骤五、如图1G所示，进行热氧化工艺同时形成栅介质层106a和多晶硅间隔离介质层106b。

如图1H所示，形成多晶硅栅107，多晶硅栅107即为沟槽栅。

如图1I所示，对多晶硅栅107进行回刻，回刻后的多晶硅栅107仅位于沟槽103顶部的源多晶硅105两侧；由此可知，同一沟槽103的两侧面之间的多晶硅栅107呈分离结构，为了和完全填充于沟槽顶部的多晶硅栅组成的沟槽栅相区别，将这种形成于沟槽侧壁的具有分离式结构的沟槽栅称为沟槽分离侧栅。

步骤六、如图1I所示，形成阱区108，源区109。

如图1J所示，形成层间膜110，接触孔，标记111a所对应的接触孔对应于未填充金属之前的结构。较佳为，在刻蚀形成接触孔111a之后，还需要在源区109顶部所对应的接触孔111a的底部形成阱区接触区。

如图1K所示，之后在接触孔111a中填充金属，填充金属后的接触孔用标记111标示。

如图1L所示，形成正面金属层112。

如图1M所示，采用光刻刻蚀工艺对正面金属层112进行图形化分别形成源极和栅极，其中源极通过接触孔和底部的源区109、阱区接触区109以及源多晶硅105接触，栅极通过接触孔和多晶硅栅107接触。

如图1N所示，之后形成在半导体衬底101的背面形成漏区和背面金属层113，由背面金属层113组成漏极。