[发明专利]半导体器件有效
申请号: | 201711239759.5 | 申请日: | 2017-11-30 |
公开(公告)号: | CN108133726B | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 田中信二;薮内诚 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G11C11/34 | 分类号: | G11C11/34;G11C11/4063 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 陈伟;闫剑平 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
本发明提供一种半导体器件,其能够降低因布线的寄生电阻或者寄生电容的影响而使信号波形变钝的现象。半导体器件具有向由驱动信号驱动的布线的远端部分供给升压电压的供给电路。所述供给电路具有:反相器电路,该反相器电路的输入与所述布线耦合;以及开关元件,其由所述反相器电路的输出信号控制。所述开关元件使所述升压电压与所述布线的远端部分连接。
技术领域
本公开涉及一种半导体器件,尤其是能够应用于具有静态随机存取存储器(SRAM)等存储装置的半导体集成电路装置。
背景技术
日本特开2003-273712号公报(专利文献1)公开了一种半导体存储装置,其具有如下的字线驱动电路:向该字线驱动电路输入不依存于所供给的电源电压的恒定电压作为升压电压(VBOOST),并以所述恒定电压驱动所选择的字线。
日本特开2001-52485号公报(专利文献2)公开了分级字线方式的静态型RAM,上述字线由主字线以及副字线构成。
现有技术文献
专利文献
专利文献1:日本特开2003-273712号公报
专利文献2:日本特开2001-52485号公报
发明内容
在将专利文献1公开的内容应用于静态随机存取存储器的字线的情况下,需要留意静态噪声容限(SNM)对存储器单元的数据破坏。
专利文献2公开的分级字线方式,需要连接全局字线和本地字线,需要留意电路面积的增加。
本公开的课题为提供一种能够降低因布线的寄生电阻或者负载电容的影响造成的信号波形变钝的现象的半导体器件。
其他的技术问题和新的特征根据本说明书的记载内容以及图面明确。
简单地说明本公开中的代表性的概要内容如下。
即,半导体器件具有供给电路,该供给电路向被驱动信号驱动的布线的远端部分供给升压电压。该供给电路具有:反相器电路,该反相器电路的输入与所述布线的远端部分耦合;以及开关元件,其由所述反相器电路的输出信号控制。该开关元件使所述升压电压与所述布线的远端部分连接。
发明效果
根据上述半导体器件,能够提供降低信号波形变钝的现象的半导体器件。
附图说明
图1A是用于说明实施方式1的半导体器件的图。
图1B是用于说明实施方式2的半导体器件的图。
图2是实施例1的存储装置的框图。
图3是表示半导体器件的整体结构的示意图。
图4是表示图2的存储器单元MC的结构的图。
图5是表示图2的控制电路CNTC的结构的图。
图6是表示图5的预解码器(pre-decoder)PRIDEC的结构的图。
图7是表示图2的行选择驱动电路RDECD的结构的图。
图8是表示图7的AND(与)电路的结构的图。
图9是表示图2的列选择电路和输入输出控制电路的结构的图。
图10是表示图1A、图1B、图2的升压电路的结构的图。
图11是表示图2的存储装置的概略动作例的波形的图。
图12表示对字线WL0的远端部分B的电位进行说明的波形图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711239759.5/2.html,转载请声明来源钻瓜专利网。