[发明专利]封装结构

说明书

本发明提供了一种封装结构，其包括重分布层以及晶粒。重分布层包括开关电路部与重分布部，开关电路部包括晶体管，重分布部邻近于开关电路部，晶粒重迭于重分布部的至少一部分，其中晶体管电连接晶粒。

技术领域

本发明涉及一种封装结构，特别是涉及一种重分布层中设置有晶体管的封装结构。

背景技术

随着电子产品的演进与发展，电子产品在现今社会中已成为不可或缺的物品，其中芯片(Chip)更是广泛应用于电子产品中。而在晶粒(Die)制造完成后，为了保护晶粒使其减少结构上的伤害，会对晶粒进行封装工艺以形成芯片，并且，还可在封装的同时通过设置导电膜层使晶粒电连接至外部组件(例如连接晶粒各接合垫的连接垫)的路径更加弹性。然而，随着封装结构的日益缩小以及芯片功能的复杂度日益提升，如何同时达到封装结构的微缩以及准确的在晶粒完成封装前可先完成测试是产业界的一大课题。

发明内容

在一实施例中，本发明提供了一种封装结构，其包括重分布层(redistributionlayer,RDL)以及晶粒(die)。重分布层包括开关电路部与重分布部，开关电路部包括晶体管，重分布部邻近于开关电路部，晶粒重迭于重分布部的至少一部分，其中晶体管电连接晶粒。

在另一实施例中，本发明提供了一种封装结构，其包括晶粒、第一晶体管、第二晶体管、第一控制端、第二控制端以及至少一输入/输出端。晶粒包括多个晶粒端，其中晶粒端包含第一晶粒端以及第二晶粒端。第一晶体管包括开关控制端、第一端以及第二端，其中第一晶体管的第一端电连接到第一晶粒端。第二晶体管包括开关控制端、第一端以及第二端，其中第二晶体管的第一端电连接到第二晶粒端。第一控制端电连接到第一晶体管的开关控制端，第二控制端电连接到第二晶体管的开关控制端。至少一输入/输出端包含第一输入/输出端，电连接到第一晶体管的第二端与第二晶体管的第二端。

附图说明

图1所示为本发明第一实施例的封装结构的剖面示意图。

图2所示为本发明第一实施例的封装结构的电路示意图。

图3所示为本发明第二实施例的封装结构的剖面示意图。

图4所示为本发明第三实施例的封装结构的剖面示意图。

图5所示为本发明第四实施例的封装结构的剖面示意图。

图6所示为本发明第四实施例的封装结构切除开关电路部的切面示意图。

图7所示为本发明第五实施例的封装结构的电路示意图。

图8所示为本发明第六实施例的封装结构的电路示意图。

图9所示为本发明第七实施例的封装结构的电路示意图。

附图标记说明：100、200、300、400、500、600、700-封装结构；110-第一绝缘层；120-第一导电层；130-第二绝缘层；140-第二导电层；150-第三绝缘层；160-第三导电层；162-导电垫；170-第四导电层；182-外部连接垫；184、184’测试连接垫；190-晶粒；192-接合垫；192a-第一晶粒端；192b-第二晶粒端；192c-第三晶粒端；192d-第四晶粒端；194-接合材料；702-静电防护电路；C-电容；C1-下电极；C2-上电极；CH-半导体通道层；CP-导电图案；CP1-第一导电图案；CP2-第二导电图案；CR1-第一控制端；CR2-第二控制端；D、D1、D2、D3、D4、D5、D6-漏极；DV-俯视方向；G、G1、G2、G3、G4、G5、G6-栅极；GO-栅极绝缘层；IO1-第一输入/输出端；IO2-第二输入/输出端；ML-封胶层；RDL-重分布层；RDP-重分布部；S、S1、S2、S3、S4、S5、S6-源极；SB-锡球；SL-半导体层；SWP-开关电路部；T-晶体管；T1-第一晶体管；T2-第二晶体管；T3-第三晶体管；T4-第四晶体管；T5-第五晶体管；T6-第六晶体管。