[发明专利]半导体封装件及其制造方法

说明书

本申请是申请人于2013年11月08日提交的、申请号为“201310554908.2”的、发明名称为“半导体封装件及其制造方法”的发明专利申请的分案申请。

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种以重布线路做为阻抗匹配层的具有半导体封装件及其制造方法。

背景技术

传统的系统级封装(System in Package,SiP)是将主芯片及被动元件另外设于塑胶基板的上表面，然后再进行封装。然而，由于基板的体积大，导致系统级封装的尺寸无法有效缩小。

发明内容

本发明是有关于一种半导体封装件及其制造方法，可改善半导体封装件无法有效缩小的问题。

根据本发明，提出一种半导体封装件。半导体封装件包括一芯片、一封装体、一重布层及一屏蔽层。芯片具有一主动面。封装体包覆芯片。重布层包括一第一介电层及一第一导电层。第一介电层形成于封装体与芯片的主动面上并露出主动面的一部分。第一导电层形成于第一介电层上并电性连接于露出的主动面，其中第一导电层是作为阻抗匹配层。屏蔽层覆盖封装体的外表面并电性连接于第一导电层。

根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。设置一芯片于一黏贴载板上，芯片具有一主动面，主动面面向黏贴载板；形成一封装体覆盖黏贴载板并包覆芯片；分离黏贴载板与芯片，以露出芯片的主动面；形成一重布层，其包括以下步骤：形成一第一介电层于封装体与芯片的主动面，其中第一介电层露出主动面的一部分；及，形成一第一导电层于第一介电层上，其中第一导电层电性连接于露出的主动面且第一导电层是作为阻抗匹配层；以及，形成一屏蔽层覆盖封装体的一外表面，其中屏蔽层电性连接于第一导电层。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示依照本发明一实施例的半导体封装件的功能方块图。

图1B绘示依照本发明一实施例的半导体封装件的剖视图。

图1C绘示图1B中沿方向1C-1C’的剖视图。

图1D绘示图1B中沿方向1D-1D’的剖视图。

图1E绘示图1B的第一导电层、第二介电层与第二导电层的局部示意图。

图2绘示依照本发明另一实施例的第一导电层、第二介电层与第二导电层的局部示意图。

图3绘示依照本发明另一实施例的第一导电层、第二介电层与第二导电层的局部示意图。

图4绘示依照本发明另一实施例的半导体封装件的剖视图。

图5A至5K绘示图1B的半导体封装件的制造过程图。

图6A至6D绘示图4的半导体封装件的制造过程图。

主要元件符号说明：

10：黏贴载板

11：可挠性黏贴层

20：冶具

21：侧部

21s：内侧面

22：盖部

100、200：半导体封装件

110：天线

120：芯片

1201：接垫

121a：接垫开孔

122：保护层

123：开关

120u：主动面

120b：背面

120s、130s、141s、1422s、143s、1442s：外侧面

124：第一无线通信芯片

126：第二无线通信芯片

125：被动元件

1251：第一接点

1252：第二接点

130：封装体

130u：第一表面

130u1：第一部分

130u2：第二部分

130b：第二表面

140：重布层

141：第一介电层

141a：第一信号开孔

142：第一导电层

1421：线路层

1422：第一接地层

1423：走线

143：第二介电层

143a1：第一接地开孔

143a2：第二信号开孔

144：第二导电层

1441：接垫层

1442：第二接地层

145：第三介电层

145a1：第二接地开孔

145a2：第三信号开孔

150：电性接点