[发明专利]一种全并行高吞吐量LDPC译码方法

权利要求书

1.一种全并行高吞吐量LDPC译码方法，其特征在于，包含以下过程：

步骤1、从信道中接收的信息先进行2bit量化，再存入寄存器中，用于后续的变量节点更新；

步骤2、进行变量节点的更新；

步骤3、进行校验节点的更新；

步骤4、当变量节点信息和校验节点信息更新后，完成第一次更新迭代计算，再进行多次更新迭代，变量节点更新值的符号得到译码输出；所述步骤1的具体方法为：

先设置门限值T为3/8，将信道信息y_n进行量化，得到2bit信息，该2bit信息分别用b_s、b_c表示：

式中，b_s表示符号，b_c表示幅值；

所述步骤2中，变量节点的更新算法为：

式中，M_n表示与该变量节点相连的校验节点，修改因子α等于0.5，l_n表示接收到的信道信息；F[]为2bit输入x映射为4bit输出，用f_s表示输出的1bit符号信息，f_c表示输出的3bit幅值信息：

f_s＝sign(x)

式中，G[·]表示将输入x映射为2bit输出，用g_s表示输出的1bit符号信息，g_c表示输出的1bit幅值信息：

所述步骤3中，校验节点的更新算法为：

式中，N_m\n表示除了第n点与该校验节点相连的变量节点，min表示对应行的绝对值最小值，pos表示对应行最小值的列数，sec表示对应行的绝对值次小值。

2.如权利要求1所述的全并行高吞吐量LDPC译码方法，其特征在于，所述步骤1中的量化过程为2bit量化。

3.如权利要求2所述的全并行高吞吐量LDPC译码方法，其特征在于，所述第一次更新迭代运算中，变量节点的更新值为所述步骤1中经过2bit量化后的信息；该更新迭代运算之后的更新迭代运算中，变量节点更新模块根据校验矩阵中每列1的位置选取与该变量节点相对应的校验节点信息进行信息更新。

4.如权利要求1或3所述的全并行高吞吐量LDPC译码方法，其特征在于，当在所述变量节点信息更新后，将更新的信息传输给校验节点；校验节点更新模块根据校验矩阵中每行1的位置选取与该校验节点相对应的变量节点信息进行信息更新。

5.如权利要求1所述的全并行高吞吐量LDPC译码方法，其特征在于，所述步骤4中的多次迭代的次数为10次。

6.如权利要求1所述的全并行高吞吐量LDPC译码方法，其特征在于，所述变量节点的更新算法的结构包含：多个第一逻辑(L1)、一个第二逻辑(L2)和一个第三逻辑(L3)；

所述第一逻辑(L1)的输出表示多个输入信息相加的结果；

所述第二逻辑(L2)的输出表示第一逻辑(L1)的所有输入信息相加的结果；

所述第三逻辑(L3)的输出表示信道信息l_n和输入校验信息的总和经过G函数映射后的结果。

7.如权利要求1所述的全并行高吞吐量LDPC译码方法，其特征在于，

当校验节点更新模块的输入为2bit信息，该输入信息的绝对值最小值和次小值的算法进行简化的方法为：

式中，S_m^(k)表示校验节点更新模块输入信息的符号和；

当校验节点更新模块的输入为1bit信息，通过逻辑组合方法进行计算最小值和次小值；所述逻辑组合包含有：第五逻辑(M1)、第六逻辑(M2)和第七逻辑(M3)；

所述第五逻辑(M1)将多个输入值进行逻辑运算得到多个第一最小值和多个第一次小值；

所述第六逻辑(M2)将所述第五逻辑(M1)输出的多个第一最小值和多个第一次小值作为输入，进行逻辑运算得到多个第二最小值和多个第二次小值；

所述第七逻辑(M3)将所述第六逻辑(M2)输出的多个第二最小值和多个第二次小值作为输入，进行逻辑运算得到最终的最小值和次小值。