[发明专利]一种SRAM的辅助电路

说明书

本发明实施例公开了一种SRAM的辅助电路，包括：存储单元阵列、字线以及时钟信号线，所述字线连接至所述存储单元阵列，适于响应于所述时钟信号线的时钟信号产生字线信号，以选中所述存储单元阵列中的存储单元，所述辅助电路包括：字线电压降低单元，适于降低所述字线信号的电压值；以及字线电压抬升单元，与所述字线电压降低单元耦接，适于响应于所述字线信号，减少所述字线电压降低单元对所述字线信号的电压值的降低量。所述SRAM的辅助电路读写速度较快。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种SRAM的辅助电路。

背景技术

存储器是集成电路技术领域中不可或缺的重要组成部分，静态随机存取存储器(Static Random Access Memory，SRAM)作为存储器中读写速度较快的一种，一直是集成电路技术领域中研究的热点。

SRAM主要用作高速缓存，对SRAM的读写速度有较高的要求。另一方面，随着半导体技术的发展，器件的特征尺寸越来越小，并且SRAM的电源电压越来越低。

由于特征尺寸的减小和SRAM电源电压的降低，使得SRAM的存储单元的静态噪声容限降低，导致SRAM在进行操作时容易发生干扰，内部存储的数据被破坏。因此，SRAM设置辅助电路来减少读写过程的失效。

但是，目前设置有辅助电路的SRAM的速度有待提升。

发明内容

本发明实施例解决的技术问题是提升SRAM的速度。

为解决上述技术问题，本发明实施例提供一种SRAM的辅助电路，包括：存储单元阵列、字线以及时钟信号线，所述字线连接至所述存储单元阵列，适于响应于所述时钟信号线的时钟信号产生字线信号，以选中所述存储单元阵列中的存储单元，所述辅助电路包括：字线电压降低单元，适于降低所述字线信号的电压值；以及字线电压抬升单元，与所述字线电压降低单元耦接，适于响应于所述字线信号，减少所述字线电压降低单元对所述字线信号的电压值的降低量。

可选的，所述字线电压降低单元包括多个分压子单元，所述分压子单元处于使能状态时，降低所述字线信号的电压值。

可选的，所述SRAM还包括：耦接至所述字线的字线电源线，所述字线信号的电压值跟随所述字线电源线的电压值变化；所述分压子单元连接至所述字线电源线，且在处于使能状态时，对所述字线电源线分压，降低所述字线电源线的电压值，以降低所述字线信号的电压值。

可选的，所述分压子单元包括：第一PMOS管，所述第一PMOS管的栅极连接至所述字线电压抬升单元，所述第一PMOS管的源极连接至所述字线电源线，所述第一PMOS管的漏极接地，且所述第一PMOS管处于打开状态时，所述分压子单元处于使能状态。

可选的，所述分压子单元连接至所述字线，所述分压子单元处于使能状态时，对所述字线分压，降低所述字线信号的电压值。

可选的，所述分压子单元包括：第二PMOS管，所述第二PMOS管的栅极连接至所述字线电压抬升单元，所述第二PMOS管的源极连接至所述字线，所述第二PMOS管的漏极接地，所述第二PMOS管处于打开状态时，所述分压子单元处于使能状态。

可选的，所述字线电压抬升单元，适于逐步关断所述多个分压子单元，以逐步阶跃式抬升所述字线信号的电压值。

可选的，所述字线电压抬升单元包括：初始控制信号生成子单元，适于响应于所述字线信号，生成初始控制信号；抬升顺序控制子单元，适于根据所述初始控制信号，生成与所述分压子单元数量一致的分控制信号，所述分控制信号分别输入至所述多个分压子单元。

可选的，所述初始控制信号的电压值按预设速率随时间变化。