[发明专利]半导体器件及其制造方法

权利要求书

1.一种制造包括FinFET的半导体器件的方法，所述方法包括：

在FinFET的鳍结构的源极/漏极区域处形成第一外延层；

在所述第一外延层上方形成第二外延层，所述第二外延层的材料组成不同于所述第一外延层的材料组成；

在所述第一外延层和所述第二外延层上方形成层间介电层；

通过蚀刻所述层间介电层的部分和所述第二外延层的部分来形成接触开口，

其中，所述第一外延层从所述接触开口的底部突出，

所述方法还包括：形成与所述接触开口中的所述第一外延层和所述第二外延层接触的导电接触层，其中，所述导电接触层的底部位于所述第一外延层的最上部下方，

其中，所述导电接触层的侧面从所述底部的横向端沿着背离所述源极/漏极区域的方向延伸，所述侧面接触所述第二外延层和所述层间介电层。

2.根据权利要求1所述的方法，其中，绝缘层设置在所述第一外延层的一部分和所述第二外延层的一部分之间。

3.根据权利要求1所述的方法，其中：

所述FinFET是p型，以及

所述第一外延层包括Si_1-xGe_x并且所述第二外延层包括Si_1-yGe_y，其中xy。

4.根据权利要求3所述的方法，其中，所述第一外延层包括Si_1-xGe_x，其中，0.01x0.4。

5.根据权利要求4所述的方法，其中，所述第一外延层还包括5.0×10¹⁹cm^-3至1.0×10²¹cm^-3的量的B和Ga中的至少一个。

6.根据权利要求3所述的方法，其中，所述第二外延层包括Si_1-yGe_y，其中，0.2y0.8。

7.根据权利要求4所述的方法，其中，所述第二外延层还包括1.0×10²⁰cm^-3至3.0×10²¹cm^-3的量的B和Ga中的至少一个。

8.根据权利要求3所述的方法，其中：

所述第一外延层和所述第二外延层还包括B和Ga中的至少一个，以及

所述第一外延层中的B和Ga中的至少一个的量小于所述第二外延层中的B和Ga中的至少一个的量。

9.根据权利要求3所述的方法，还包括：在所述第二外延层上形成由半导体材料制成的覆盖层。

10.根据权利要求9所述的方法，其中，所述覆盖层是包含Si_1-zGe_z的外延层，其中0≤z0.4，其中zy。

11.根据权利要求10所述的方法，其中，所述覆盖层还包括5.0×10¹⁹cm^-3至1.0×10²¹cm^-3的量的B和Ga中的至少一个。