[发明专利]一种驱动电阻电路

说明书

本发明提供一种驱动电阻电路，包括：至少两组支路，每组支路包括一串联连接的电阻和MOS管，所述MOS管的栅极与一控制信号相连，通过所述控制信号能够控制所述MOS管的导通或关断；通过所述控制信号来控制所述支路的导通或截止，使得支路输出的电阻值为第一预定电阻值，其中，所述两个支路中电阻的阻值不同。本发明实施例的技术方案包括至少两组支路，且通过每组支路上的MOS管控制其所在支路的导通或截止，以调节所述驱动电阻支路输出的电阻值为第一预定电阻值，利用电路的串并联原理，大大减少了支路数量，从而减小了芯片面积。

技术领域

本发明涉及一种标准电路，具体涉及一种驱动电阻电路。

背景技术

信号反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端和负载端具有相同的阻抗，反射就不会发生了。一般在高频电路中，会发生信号反射。因此，对于数据率较高的电路，如动态随机存储器(Dynamic Random Access Memory，DRAM)电路，需要解决其信号反射问题。

常用的解决信号反射的方法包括阻抗匹配方法。阻抗匹配(Impedance Matching)是指信号源内阻与所接传输线的特性阻抗大小相等且相位相同，或传输线的特性阻抗与所接负载阻抗的大小相等且相位相同。具体是根据不同的工作情况设置相应的驱动电阻，例如在第三代和第四代双倍速率同步动态随机存储器(Synchronous Dynamic RandomAccess Memory，DDR)中，驱动电阻设置了7级标准，并根据7级标准，控制电路中驱动电阻的串并联关系，使输出的阻抗与电路相匹配。

但是，随着DRAM的发展，人们对于芯片的集成度要求越来越高，上述驱动电阻电路虽然可以实现阻抗匹配，但是却消耗了大量的芯片面积。

发明内容

本发明提供一种驱动电阻电路，以至少解决现有技术中的以上技术问题。

作为本发明的一个方面，本发明提供一种驱动电阻电路，包括：

至少两组支路，每组支路包括一串联连接的电阻和MOS管，所述MOS管的栅极与一控制信号相连，通过所述控制信号能够控制所述MOS管的导通或关断；通过所述控制信号来控制所述支路的导通或截止，使得所述驱动电阻支路输出的电阻值为第一预定电阻值，其中，所述两个支路中电阻的阻值不同。

结合第一方面，本发明实施例的第一方面的第一实施方式中，每组所述支路包括第一电阻支路和第二电阻支路，所述第一电阻支路和所述第二电阻支路中的每一个均包括至少一串联连接的电阻和MOS管，通过所述控制信号控制所述MOS管的导通或关断，使得所述支路输出的电阻值为第二预定电阻值。

结合第一方面的第一实施方式，每组所述支路包括第一电阻支路和第二电阻支路，所述第一电阻支路和所述第二电阻支路中的每一个均包括至少一串联连接的电阻和MOS管，通过所述控制信号控制所述MOS管的导通或关断，使得所述支路输出的电阻值为第二预定电阻值。

结合第一方面，本发明实施例的第一方面的第二实施方式中，所述第一电阻支路中的MOS管为P型MOS管，以及所述第二电阻支路中的MOS管为N型MOS管。

结合第一方面，本发明实施例的第一方面的第三实施方式中，所述第一预定电阻值包括以下至少一种：240欧姆、120欧姆、80欧姆、60欧姆、48欧姆、40欧姆和34欧姆。

结合第一方面的第一实施方式，所述第二预定电阻值包括以下至少一种：240欧姆、120欧姆和60欧姆。

结合第一方面，本发明实施例的第一方面的第四实施方式中，该支路包括至少四组支路，并且所述至少四组支路中的MOS管接收控制信号，使所述至少四组支路输出的电阻值为第一预定电阻值。