[发明专利]提供布局的方法及非暂时性机器可读介质

说明书

本发明公开了集成电路布局中的导体部件的各个实例。在实例中，一种提供布局的方法包括初始化用于制造集成电路的布局。将多个填充单元插入到布局中。多个填充单元包括与集成电路的导线相对应的多个填充线图形。之后，将包括多个功能图形的设计插入到布局中。去除与多个功能图形冲突的多个填充单元的多个填充线图形的冲突子集。提供了用于制造集成电路的包括多个填充单元和设计的布局。本发明还提供了非暂时性机器可读介质存储指令。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及提供布局的方法及非暂时性机器可读介质。

背景技术

半导体集成电路(IC)产业已经经历了快速发展。在IC发展过程中，功能密度(即，单位芯片面积上互连器件的数量)通常在增加，同时几何尺寸(即，可使用制造工艺创建的最小组件(或线))减小。该按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。然而，这种按比例缩小还伴随有设计和制造包括这些IC的器件的复杂程度的增加。制造的并行进步已经允许精确和可靠地制造越来越复杂的设计。

器件制造以及连接它们的导体网络的制造已经取得了进步。在这方面，集成电路可以包括用于电连接电路器件(例如，鳍式场效应晶体管(FinFET)、平面FET、双极结型晶体管(BJT)、发光二极管(LED)、存储器件、其他有源器件和/或无源器件等)的互连结构。互连结构可以包括与导线垂直堆叠的任何数量的介电层，其中，该导线在该层内水平延伸。通孔可以垂直延伸以将一层中的导线与邻近层中的导线连接。类似地，接触件可以在导线和衬底层级部件之间垂直延伸。共同地，线、通孔和接触件携带器件之间的信号、电源和接地电压，并允许它们作为电路操作。

发明内容

根据本发明的一方面，提供了一种提供布局的方法，包括：初始化用于制造集成电路的布局；将多个填充单元插入到所述布局中，其中，所述多个填充单元包括与所述集成电路的导线相对应的多个填充线图形；之后将包括多个功能图形的设计插入到所述布局中；去除与所述多个功能图形冲突的所述多个填充单元的多个填充线图形的冲突子集；以及提供包括所述多个填充单元和所述设计的所述布局，从而用于制造所述集成电路。

根据本发明的另一方面，提供了一种提供布局的方法，包括：接收集成电路布局；将填充单元插入到所述集成电路布局中，其中，所述填充单元包括限定集成电路的导线的填充线图形和限定所述集成电路的通孔的填充通孔图形；在插入所述填充单元之后，将功能设计插入到所述集成电路布局中；去除与所述功能设计冲突的所述填充线图形的子集；去除与所述功能设计冲突的所述填充通孔图形的子集；以及之后，提供用于制造所述集成电路的所述集成电路布局。

根据本发明的又一方面，提供了一种非暂时性机器可读介质存储指令，当由处理资源执行所述指令时，使得所述处理资源：初始化用于制造集成电路的布局；插入包括所述集成电路的第一集合的前段制程(FEOL)图形和所述集成电路的第一集合的后段制程(BEOL)图形的设计；将填充单元插入所述布局中，其中，所述填充单元包括所述集成电路的第二集合的前段制程(FEOL)图形和所述集成电路的第二集合的后段制程(BEOL)图形；去除与所述设计冲突的所述第二集合的后段制程图形的子集；以及提供用于制造所述集成电路的所述布局。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A是根据本发明的各个方面的工件的部分的顶视图。

图1B是根据本发明的各个方面的工件的截面图。

图2是根据本发明的各个方面的利用导电部件图形补充布局的方法的流程图。

图3-图6是根据本发明的各个方面的布局的部分的顶视图。

图7是根据本发明的各个方面的利用填充部件补充布局的方法的流程图。