[发明专利]半导体装置

说明书

本发明提供一种半导体装置。所述半导体装置可以基于施加到所述半导体装置的劣化应力的累积值，诸如，电源电压或者环境温度，高精确度地预测磨损故障，所述半导体装置包括：第一电路，所述第一电路保持第一累积劣化应力计数值；第二电路，所述第二电路保持第二累积劣化应力计数值；第三电路，所述第三电路保持累积操作时间的计数值或者与所述累积操作时间的计数值对应的值；以及第四电路或者操作单元，所述第四电路或者所述操作单元接收所述第一累积劣化应力计数值、所述第二累积劣化应力计数值、和所述累积操作时间的计数值或者与所述累积操作时间的值对应的值。

相关申请的交叉引用

于2016年12月7日提交的日本专利申请No.2016-237421的公开内容，包括说明书、附图和摘要，在此通过引用全部并入本文。

技术领域

本公开涉及半导体装置，并且可应用于例如，具有劣化应力检测功能的半导体装置。

背景技术

日本未审专利申请公开No.2011-227756公开了：“终端装置设置有检测装置的温度的高温检测计数器电路，对根据检测到的温度加权的应力加速时间进行积分作为应力计数值，并且在应力计数值达到设定值或者更大时输出中断信号，以及控制装置的操作的CPU。当通过按照累积的方式对来自高温检测计数器电路的中断信号进行计数而获得的累积应力加速时间和来自定时器电路的系统时间的总值超过设定应力管理时间时，CPU执行到非易失性存储器中的重写”。

发明内容

本公开的目的是提供一种半导体装置，该半导体装置能够基于由施加到半导体装置的电源电压和环境温度所引起的劣化应力的累积值来预测磨损故障。

其它目的和新颖特征将通过对本说明书的描述和附图而显而易见。

如下简要描述本公开的典型概要。

一种半导体装置包括：第一电路，该第一电路保持第一累积劣化应力计数值；第二电路，该第二电路保持第二累积劣化应力计数值；第三电路，该第三电路保持累积操作时间的计数值或者与该累积操作时间的计数值对应的值；以及第四电路或者操作单元，该第四电路或者操作单元接收第一累积劣化应力计数值、第二累积劣化应力计数值、和累积操作时间的计数值或者与该累积操作时间的值对应的值。

根据上述半导体装置，可以基于多个累积劣化应力计数值高精确度地预测磨损故障。

附图说明

图1是根据第一示例的半导体装置的说明图。

图2图示了图1中的操作电路C12的配置示例。

图3图示了图1中的操作电路C12的另一配置示例。

图4A图示了图1中的第一累积劣化应力量保持电路T1的配置示例。

图4B图示了图1中的第二累积劣化应力量保持电路T2的配置示例。

图4C图示了图1中的累积操作时间保持电路TM的配置示例。

图5图示了图1中的第一累积劣化应力量保持电路T1、第二累积劣化应力量保持电路T2、和累积操作时间保持电路TM的另一配置示例。

图6图示了图5中的第一累积劣化应力量保持电路T1、第二累积劣化应力量保持电路T2、和累积操作时间保持电路TM的另一配置示例。

图7是图示了环形振荡器的配置的电路图。

图8是使用图1的半导体装置的系统的整体配置的示意图。

图9A图示了针对累积时间段的半导体装置的温度的第一概率分布。

图9B图示了图9A中的相关指标与值q之间的关系。

图9C图示了针对累积时间段的半导体装置的温度的第二概率分布。