[发明专利]半导体器件及其制造方法

说明书

一种制造半导体器件的方法，形成从第一隔离绝缘层突出的鳍结构。形成由与第一隔离绝缘层不同的材料制成的第二隔离绝缘层，使得鳍结构的第一上部暴露；在第一鳍结构的暴露的第一上部上方形成伪栅极结构。通过使用伪栅极结构作为蚀刻掩模蚀刻第二隔离绝缘层。去除伪栅极结构以形成栅极空间；在栅极空间中蚀刻第二隔离绝缘层，使得鳍结构的第二上部从第一隔离绝缘层暴露。在鳍结构的暴露的第二上部上方形成栅极介电层和栅电极层。本发明实施例涉及半导体器件及其制造方法。

技术领域

本发明实施例涉及半导体集成电路，和更具体地涉及具有鳍式场效应 晶体管的半导体器件及其制造方法。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的 过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸 如多栅极场效应晶体管(FET)的三维设计的发展，多栅极场效应晶体管 (FET)包括鳍式FET(FinFET)和全环栅(GAA)FET。在FinFET中， 栅电极层邻近沟道区域的三个侧面，其中，栅极介电层插入在栅电极层和 沟道区域之间。由于栅极结构在三个表面上围绕(包裹)鳍，晶体管基本 上具有控制穿过鳍或沟道区域的电流三个栅极。FinFET的电流驱动能力通 常由在沟道区域处的鳍数量、鳍宽度和鳍高度决定。

发明内容

根据本发明的一些实施例，提供了一种制造半导体器件的方法，所述 方法包括：形成从第一隔离绝缘层突出的鳍结构，所述第一隔离绝缘层设 置在衬底上方；形成由与所述第一隔离绝缘层不同的材料制成的第二隔离 绝缘层，从而暴露所述鳍结构的第一上部；在所述鳍结构的暴露的第一上 部上方形成伪栅极结构；通过将所述伪栅极结构用作蚀刻掩模，蚀刻所述 第二隔离绝缘层；去除所述伪栅极结构以形成栅极空间；在所述栅极空间蚀刻所述第二隔离绝缘层，使得所述鳍结构的第二上部从所述第一隔离绝 缘层暴露；以及在所述鳍结构的暴露的所述第二上部上方形成栅极介电层， 并且在所述栅极介电层上方形成栅电极层。

根据本发明的另一些实施例，还提供了一种制造半导体器件的方法， 所述方法包括：形成均从第一隔离绝缘层突出的第一鳍结构和第二鳍结构， 所述第一隔离绝缘层设置在衬底上方；形成第二隔离绝缘层，所述第二隔 离绝缘层由与所述第一隔离绝缘层不同的材料制成，使得所述第一鳍结构 的第一上部和所述第二鳍结构的第一上部暴露；在所述第一鳍结构的暴露 的第一上部上方形成第一伪栅极结构，以及在所述第二鳍结构的暴露的第 一上部上方形成第二伪栅极结构；通过将所述第一伪栅极结构用作蚀刻掩 模来蚀刻所述第二隔离绝缘层，同时通过第一覆盖层覆盖所述第二伪栅极 结构和周围的区域；去除所述第一伪栅极结构以形成第一栅极空间并且去 除所述第二伪栅极结构以形成第二栅极空间；在所述第一栅极空间中蚀刻 所述第二隔离绝缘层，使得所述第一鳍结构的第二上部从所述第一隔离绝 缘层暴露，同时通过第二覆盖层覆盖所述第二栅极空间和周围区域；在所述第一鳍结构的暴露的第二上部和所述第二鳍结构的上部上方形成栅极介 电层，以及在所述第一鳍结构上方的所述栅极介电层上形成第一栅电极层， 以及在所述第二鳍结构上方的所述栅极介电层上形成第二栅电极层。

根据本发明的又一些实施例，还提供了一种半导体器件，包括：鳍结 构，突出于在衬底上方设置的隔离绝缘层；栅极介电层，设置在所述鳍结 构的沟道区域上方；栅电极层，设置在所述栅极介电层上方；以及侧壁间 隔件，设置在所述栅电极层的相对侧面上方，其中，所述侧壁间隔件包括 下侧壁间隔件和垂直设置在所述下侧壁间隔件上的上侧壁间隔件，以及所 述下侧壁间隔件由与所述隔离绝缘层不同的绝缘材料制成。

附图说明

当结合附图进行阅读时，从以下详细描述可更好地理解本发明。应该 强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明 的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减 小。

图1A和图1B示出了根据本发明的实施例的制造具有不同鳍沟道高度 的FinFET的半导体器件的顺序工艺的各个阶段之一。