[发明专利]测试装置及测试方法

说明书

本发明提供测试装置及测试方法。降低抖动或漂移的影响并检查被测试设备。时间测定单元(310)测定包含从被测试设备(DUT)(400)输出的串行数据的被测试信号(DUT_Output)的监测对象的边沿的时间间隔。比较判定部(320)从被测定的时间间隔算出监测对象的边沿之间所包含的串行数据的比特数，并将该比特数与其期望值进行比较。

技术领域

本发明涉及测试装置。

背景技术

作为半导体设备间的高速数据传输方式，已知源同步方式。在此方式中，除数据信号以外，与其同步的时钟信号经由2条传输线路而被传输。例如HDMI(注册商标)(High-Definition Multimedia Interface：高清晰度多媒体接口)采用源同步方式。

图1是源同步方式的发送器TX及接收器RX的框图。发送器TX包括：PLL电路102、串行化器104、驱动器106、分频器108、以及驱动器110。

PLL电路102对基准时钟CK_REF进行N倍频来生成串行时钟CK_S。在由HDMI使用的TMDS(Transition Minimized Differential Signaling：最小化传输差分信号)中，N＝10。串行化器104利用串行时钟CK_S来对应该发送的并行数据D_P进行并行/串行转换，使其成为串行数据D_S。驱动器106基于串行数据D_S来驱动数据线302。在此，虽然表示有1条数据线302，但是在差动的情况下为2条。

在TMDS中采用时钟拨快(clock forward)方式，用时钟信号的整数倍的频率来传输串行信号。分频器108对串行时钟CK_S进行1/N分频，驱动器110基于分频后的基础时钟来驱动时钟线304。由此，数据信号TData和时钟信号TClock被发送给接收器RX。

接收器RX包括CRU(Clock Recovery Unit：时钟恢复单元)202及解串器204。CRU202对时钟信号TClock进行N倍频，并在适当的定时产生具有边沿的采样时钟CKs。解串器204以采样时钟CKs为触发来采集数据信号TData。

在从收发器TX输出的时钟信号TClock及数据信号TData中包含抖动。因为CRU202生成的选通信号STRB追随时钟信号TClock的抖动，所以解串器204能够正确接收包含抖动的数据信号TData。

现有技术文献

专利文献

专利文献1:美国专利申请公开第2005/0222789号说明书

专利文献2:美国专利申请公开第2002/0188888号说明书

发明内容

发明要解决的课题

考虑利用测试装置(ATE：Automatic Test Equipment：自动测试设备)来检查图1的发送器TX。测试装置通过接收来自DUT(即图1的发送器TX)的被测试信号TData，并将其与期望值进行比较而判定优劣。在此，测试装置不一定限于具有与图1的接收器RX相同的接口。

在不包括CRU202的测试装置中，通过将测试装置的内部的基准时钟利用PLL电路来进行倍频，从而生成选通信号。然后，使用该选通信号来采集被测试信号TData，并与期望值进行比较。

即，测试装置与DUT实质上非同步地进行动作。如上所述，在被测试信号TData中包含有抖动或漂移，若接收数据与期望值的相移超过1UI(Unit Interval：单位时间间隔)，则会将本来应该判定为优良品的DUT误判为劣品。

在此，虽然说明了源同步方式，但是在测试时钟嵌入方式的发送器TX的情况下也可能会产生同样的问题。