[发明专利]LDMOS器件及其制备方法

说明书

本发明提供一种LDMOS器件及其制备方法，获取形成有第一导电类型掺杂区、且在所述第一导电类型掺杂区内形成有顶埋层、在所述顶埋层上形成有场氧化绝缘层结构的晶圆；在所述第一导电类型掺杂区上开设沟槽，所述沟槽延伸至所述顶埋层和场氧化绝缘层结构从而将所述顶埋层去除掉一部分；注入第二导电类型离子、在所述沟槽下方形成阱区；在所述阱区内形成源极掺杂区；所述第一导电类型和第二导电类型为相反的导电类型，将阱区的位置向下调整，且由于顶埋层和场氧化绝缘层结构之间、顶埋层、场氧化绝缘层结构和沟槽之间不存在第一导电类型掺杂区，这样导电沟道就不经过JEFT区域，能够在获得高的源漏击穿电压同时得到更低的导通电阻。

技术领域

本发明涉及LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)技术领域，尤其涉及一种LDMOS器件及其制备方法。

背景技术

目前的LDMOS器件，典型的有double resurf(双重降低表面电场)LDMOS，双重降低表面电场LDMOS是通过多晶硅栅极场板/金属场板结合漂移区表面的P型掺杂区来降低双重降低表面电场LDMOS器件的表面电场，从而得到高源漏击穿电压(简称BV)和低导通电阻，但是电流通道要经过JFET区域(PN结型场效应晶体管区域)，JFET区域的大小以及掺杂浓度会限制LDMOS器件的导通电阻，JFET区域的大小以及掺杂浓度越大，LDMOS器件的导通电阻越大，然而要保证较高的源漏击穿电压，就需要牺牲一定的导通电阻。

发明内容

基于此，提供一种LDMOS器件及其制备方法。

一种LDMOS器件的制备方法，包括以下步骤：

获取形成有第一导电类型掺杂区、且在所述第一导电类型掺杂区内形成有顶埋层、在所述顶埋层上形成有场氧化绝缘层结构的晶圆；

在所述第一导电类型掺杂区上开设沟槽，所述沟槽延伸至所述顶埋层和场氧化绝缘层结构，从而将所述顶埋层去除掉一部分；

注入第二导电类型离子、在所述沟槽下方形成阱区；

在所述阱区内形成源极掺杂区；所述第一导电类型和第二导电类型为相反的导电类型。

一个实施例中，所述在所述第一导电类型掺杂区上开设沟槽的步骤，是以所述场氧化绝缘层结构为硬掩膜进行刻蚀。

一个实施例中，所述在所述第一导电类型掺杂区上开设沟槽的步骤，形成的沟槽底部低于所述顶埋层的底部。

一个实施例中，所述获取形成有第一导电类型掺杂区、且在所述第一导电类型掺杂区内形成有顶埋层、在所述顶埋层上形成有场氧化绝缘层结构的晶圆的步骤包括：

在所述第一导电类型掺杂区内形成所述顶埋层；

在所述顶埋层上形成所述场氧化绝缘层结构，将所述顶埋层部分覆盖，所述顶埋层在靠近所述沟槽的位置处有一截从所述场氧化绝缘层结构下方露出。

一个实施例中，所述第一导电类型是N型，所述第二导电类型是P型。

上述LDMOS器件的制备方法，将阱区的位置向下调整(形成于沟槽下方)，且由于顶埋层和场氧化绝缘层结构延伸至沟槽，使得顶埋层和场氧化绝缘层结构之间、顶埋层、场氧化绝缘层结构和沟槽之间不存在第一导电类型掺杂区，这样导电沟道就不经过JEFT区域，LDMOS的导通电阻大小能够摆脱JFET区域的限制，能够在获得高源漏击穿电压的同时得到更低的导通电阻。

一种LDMOS器件，包括：衬底；

第一导电类型掺杂区，设于所述衬底上，用于作为漂移区；

沟槽，开设于所述第一导电类型掺杂区上；

阱区，具有第二导电类型，设于所述沟槽下方；