[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底；

在所述衬底上方的I/O器件；以及

在所述衬底上方的核心器件，

其中，所述I/O器件包括：

第一鳍结构，包括堆叠鳍片，所述堆叠鳍片包括交替堆叠并且彼此物理接触的第一半导体层和第二半导体层，所述第二半导体层由与所述第一半导体层不同的材料形成；

第一栅极结构，设置在所述第一鳍结构上方，所述第一栅极结构具有：

界面层，沿着所述堆叠鳍片的顶面以及所述堆叠鳍片的所述第一半导体层的侧壁和所述第二半导体层的侧壁设置；

第一高k介电堆叠件，设置在沿着所述第一半导体层的侧壁和沿着所述第二半导体层的侧壁延伸的所述界面层上；以及

导电层，所述导电层设置在所述第一高k介电堆叠件上并且与所述第一高k介电堆叠件物理接触，

其中，所述核心器件包括：

第二鳍结构，位于所述衬底上方；

第一纳米线，设置在所述第二鳍结构上方并且由与所述第一半导体层相同的材料形成；

第二栅极结构，设置在所述第二鳍结构上方，所述第二栅极结构具有：

界面层，围绕所述第一纳米线；

第二高k介电堆叠件，围绕所述界面层；以及

导电层，所述导电层围绕所述第二高k介电堆叠件并且与所述第二高k介电堆叠件物理接触，以及

其中，所述第一高k介电堆叠件包括所述第二高k介电堆叠件和第三介电层。

2.根据权利要求1所述的半导体器件，其中，所述界面层包括具有8至12埃的厚度范围的二氧化硅(SiO₂)。

3.根据权利要求1所述的半导体器件，其中，所述第一高k介电堆叠件比所述第二高k介电堆叠件厚5至20埃。

4.根据权利要求1所述的半导体器件，其中，所述第三介电层的介电常数大于二氧化硅(SiO₂)的介电常数且低于所述第二高k介电堆叠件的介电常数。

5.根据权利要求1所述的半导体器件，其中，所述第二高k介电堆叠件的介电常数在15至30的范围内。

6.根据权利要求1所述的半导体器件，其中：

所述界面层包括具有8至12埃的厚度范围的二氧化硅(SiO₂)；

所述第二高k介电堆叠件包括具有10至20埃的厚度范围的氧化铪(HfO₂)；以及

所述第三介电层包括具有5至20埃的厚度范围的氧化铝(Al₂O₃)。

7.根据权利要求1所述的半导体器件，其中，所述第一高k介电堆叠件和所述第二高k介电堆叠件具有相等的介电常数。

8.根据权利要求1所述的半导体器件，其中，所述I/O器件包括在所述第一栅极结构下方的第一沟道，所述第一沟道具有交替堆叠的第一半导体材料和第二半导体材料。

9.根据权利要求8所述的半导体器件，其中，所述核心器件包括由所述第二栅极结构围绕的第二沟通，所述第二沟道具有所述第一半导体材料。

10.根据权利要求9所述的半导体器件，其中，所述第一半导体材料包括硅、锗或硅锗合金。