[发明专利]低压静电保护电路、芯片电路及其静电保护方法

权利要求书

1.一种具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路包括电源端、信号输入端、接地端、信号输出端以及低压静电保护电路，所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设有所述低压静电保护电路，其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值，当所述芯片电路中任一处接入的所述低压静电保护电路的数量至少为两个时，所述低压静电保护电路串联连接；

所述低压静电保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。

2.根据权利要求1所述的具有低压静电保护电路的芯片电路，其特征在于，所述第一二极管、所述第二二极管、所述第三二极管及所述第四二极管选自于雪崩二极管和瞬态电压抑制二极管的其中一种。

3.根据权利要求1所述的具有低压静电保护电路的芯片电路，其特征在于，所述电源端与所述接地端之间设有所述低压静电保护电路。

4.根据权利要求1所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路还包括与所述信号输入端连接的输入缓冲电路，所述输入缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，同时与所述信号输入端连接，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极与所述接地端连接。

5.根据权利要求1所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路还包括与所述信号输出端连接的输出缓冲电路，所述输出缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，所述PMOS管的漏极与所述NMOS管的漏极连接，同时与所述信号输出端连接，所述NMOS管的源极与接地端连接。

6.根据权利要求1至5任一项所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路包括至少两个不同的电源域，其中，不同电源域的电源端之间设有所述低压静电保护电路，不同电源域的接地端之间设有所述低压静电保护电路。

7.一种芯片电路的静电保护方法，其特征在于，所述保护方法包括：通过在电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间及信号输出端与接地端之间均设置如权利要求1所述的低压静电保护电路，以实现所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间的双向静电保护；其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值，当所述芯片电路中任一处接入的所述低压静电保护电路的数量至少为两个时，所述低压静电保护电路串联连接。

8.根据权利要求7所述的芯片电路的静电保护方法，其特征在于，通过在所述电源端与所述接地端之间设置所述低压静电保护电路，以实现所述电源端与所述接地端之间的双向静电保护。

9.根据权利要求7所述的芯片电路的静电保护方法，其特征在于，通过在所述芯片电路中不同电源域的电源端之间及接地端之间设置所述低压静电保护电路，实现不同电源域之间的双向静电保护。