[发明专利]低压静电保护电路、芯片电路及其静电保护方法

说明书

本发明提供一种低压静电保护电路、芯片电路及其静电保护方法，保护电路包括第一保护单元及第二保护单元，第一保护单元包含第一二极管及第二二极管，第一二极管的阳极与第二二极管的阴极相连且作为保护电路的第一接入端，第一二极管的阴极与第二二极管的阳极相连且作为第一保护单元的串接端，第二保护单元包含第三二极管及第四二极管，第三二极管的阳极与第四二极管的阴极相连且作为第二保护单元的串接端，第三二极管的阴极与第四二极管的阳极相连且作为保护电路的第二接入端，第一保护单元的串接端与第二保护单元的串接端相连。通过本发明解决了现有芯片设计中，根据不同位置的应用需要设计不同结构的静电保护电路，耗费大量设计时间的问题。

技术领域

本发明涉及一种集成电路领域，特别是涉及一种低压静电保护电路、芯片电路及其静电保护方法。

背景技术

静电释放(Electrostatic Discharge，ESD)保护对集成电路来说是非常重要的，在集成电路设计领域已经进行了许多研究。无论是在电子设备的正常使用、运输和库存中、还是在生产装配各种集成电路元件的过程中都有可能发生静电释放。这些难以正确预见和防范的静电释放会损坏集成电路，产生不良率，甚至导致严重的损失。在目前的集成电路设计和制造中都会特别注意静电释放保护电路的设计。

现有芯片设计中，一般会在电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、及信号输出端与接地端之间分别设计不同结构的静电保护电路，以实现其静电保护功能。而且，随着芯片的功能越来越强大，一个芯片中常常有多个电源域；而对于具有不同电源域的芯片，就需要更多不同结构的静电保护电路以满足其静电保护功能；因此，在芯片设计过程中，静电保护电路的设计将会耗费大量时间。

鉴于此，有必要设计一种新的低压静电保护电路、芯片电路及其静电保护方法用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低压静电保护电路、芯片电路及其静电保护方法，用于解决现有芯片设计中，根据不同位置的应用需要设计不同结构的静电保护电路，耗费大量设计时间的问题。

为实现上述目的及其他相关目的，本发明提供一种低压静电保护电路，所述保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。

优选地，所述第一二极管、所述第二二极管、所述第三二极管及所述第四二极管选自于雪崩二极管和瞬态电压抑制二极管的其中一种。

本发明还提供了一种具有低压静电保护电路的芯片电路，所述芯片电路包括电源端、信号输入端、接地端、信号输出端以及如权利要求1所述的低压静电保护电路，其中，所述低压静电保护电路至少设于所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间，其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。

优选地，所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设有所述低压静电保护电路。

优选地，所述电源端与所述接地端之间设有所述低压静电保护电路。