[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

读取模式信号生成电路，其被配置成将读取命令与多个不同的内部时钟信号中的至少一个内部时钟信号进行比较以生成读取模式信号；以及

读取校准电路，其被配置成响应于内部数据与所述至少一个内部时钟信号同步以生成读取数据，

其中所述读取校准电路响应于所述读取模式信号来控制所述内部数据的校准序列。

2.根据权利要求1所述的半导体装置，

其中所述内部时钟信号包括第一内部时钟信号、第二内部时钟信号、第三内部时钟信号和第四内部时钟信号；以及

其中，如果所述读取命令在所述第三内部时钟信号被生成时被输入到所述读取模式信号生成电路，则所述读取模式信号被启用。

3.根据权利要求1所述的半导体装置，

其中如果所述读取模式信号被启用，则所述读取校准电路以预定序列校准所述内部数据以生成所述读取数据；以及

其中如果所述读取模式信号被禁用，则所述读取校准电路生成所述读取数据，而不校准所述内部数据。

4.根据权利要求1所述的半导体装置，

其中所述内部时钟信号包括第一内部时钟信号至第四内部时钟信号；以及

其中所述第一内部时钟信号至所述第四内部时钟信号通过将外部时钟信号的频率分频为在所述第一内部时钟信号至所述第四内部时钟信号之间具有90度的相位差来获得。

5.根据权利要求1所述的半导体装置，

其中所述内部数据包括提供被同步生成的并行数据的多个位；以及

其中所述读取数据包括提供被顺序生成的串行数据的多个位。

6.根据权利要求1所述的半导体装置，

其中所述内部时钟信号包括第一内部时钟信号、第二内部时钟信号、第三内部时钟信号和第四内部时钟信号；以及

其中所述读取模式信号生成电路包括：

读取控制信号生成电路，其被配置成如果所述读取命令在所述第一内部时钟信号被生成时被输入，则生成被启用的第一读取控制信号，并且被配置成如果所述读取命令在所述第三内部时钟信号被生成时被输入，则生成被启用的第二读取控制信号；以及

读取模式信号输出电路，其被配置成生成读取模式信号，所述读取模式信号响应于所述第二读取控制信号而被启用并且响应于所述第一读取控制信号而被禁用。

7.根据权利要求1所述的半导体装置，其中所述读取校准电路包括：

内部读取校准电路，其响应于所述读取模式信号根据突发次序信息信号，被配置成以预定序列校准所述内部数据以生成读取校准数据，或者被配置成生成所述读取校准数据，而不校准所述内部数据；以及

读取数据输出电路，其被配置成响应于所述读取校准数据与所述内部时钟信号同步以驱动所述读取数据。

8.根据权利要求7所述的半导体装置，其中所述内部读取校准电路包括：

突发控制电路，其响应于所述读取模式信号根据所述突发次序信息信号，被配置成以预定序列校准所述内部数据以生成突发数据，或者被配置成生成所述突发数据，而不校准所述内部数据；以及

合成电路，其被配置成响应于所述读取模式信号来合成所述突发数据以生成所述读取校准数据。

9.根据权利要求1所述的半导体装置，其进一步包括：

写入模式信号生成电路，其被配置成将写入命令与所述内部时钟信号中的至少一个进行比较以生成写入模式信号；以及

写入校准电路，其被配置成响应于写入数据与所述内部时钟信号同步以生成所述内部数据。

10.根据权利要求9所述的半导体装置，其中所述写入校准电路响应于所述写入模式信号来控制所述写入数据的校准序列。