[发明专利]半导体器件及制造其的方法

说明书

一种半导体器件包括衬底、外围结构、下绝缘层和堆叠。衬底包括外围电路区域和单元阵列区域。外围结构在外围电路区域上。下绝缘层覆盖外围电路区域和单元阵列区域，并且具有从平坦部分凸出的凸出部分。堆叠在下绝缘层和单元阵列区域上，并且包括交替地且重复地堆叠的上导电图案和绝缘图案。

技术领域

这里描述的一个或更多个实施方式涉及半导体器件和制造半导体器件的方法。

背景技术

正在努力增加半导体器件的集成。二维(或平面)半导体器件的集成主要由其单位存储单元的面积和那些单元内的精细图案的尺寸决定。必须使用极其昂贵的工艺设备来形成这些精细图案。

发明内容

根据一个或更多个实施方式，一种半导体器件包括：衬底，其包括外围电路区域和单元阵列区域；外围结构，其在外围电路区域上；下绝缘层，其覆盖外围电路区域和单元阵列区域，在外围电路区域上的下绝缘层具有平坦部分和从平坦部分凸出的凸出部分；以及堆叠，其在下绝缘层上并且在单元阵列区域上，其中堆叠包括交替地且重复地堆叠的上导电图案和绝缘图案。

根据一个或更多个另外的实施方式，一种半导体器件包括：衬底，其包括外围电路区域和单元阵列区域；外围结构，其在外围电路区域上；下绝缘层，其覆盖外围电路区域和单元阵列区域并且具有在外围结构上的凸出部分；以及堆叠，其在下绝缘层上并且在单元阵列区域上，其中堆叠包括交替地且重复地堆叠的上导电图案和绝缘图案，以及其中凸出部分的顶表面的高度高于堆叠的绝缘图案中的最下面的绝缘图案的顶表面的高度。

根据一个或更多个另外的实施方式，一种制造半导体器件的方法包括：提供包括外围电路区域和单元阵列区域的衬底；在外围电路区域上形成外围结构；形成下绝缘层以覆盖外围结构和单元阵列区域，下绝缘层具有在外围结构上的下凸出部分；在单元阵列区域上形成模制结构，模制结构包括交替地且重复地堆叠在下绝缘层上的上牺牲图案和绝缘图案；在模制结构上形成蚀刻停止图案；形成上绝缘层以覆盖下凸出部分、模制结构和蚀刻停止图案；以及部分地去除上绝缘层以暴露蚀刻停止图案。

根据一个或更多个另外的实施方式，一种制造半导体器件的方法包括：在衬底上形成第一绝缘层；在第一绝缘层上形成堆叠，堆叠包括与衬底上的凸出栅极结构相邻的交替的导电图案和绝缘图案；在堆叠和凸出栅极结构上形成第二绝缘层，第二绝缘层的上表面包括对应于凸出栅极结构的凸起；以及去除第二绝缘层的包括凸起的部分。

附图说明

通过参照附图详细描述示例性实施方式，特征对本领域技术人员将变得明显，附图中：

图1示出三维半导体器件的一实施方式；

图2示出存储单元阵列的一实施方式；

图3示出三维半导体器件的另一视图；

图4A-4C示出三维半导体器件的实施方式的剖视图；

图5示出图4A中的部分A的放大图；

图6A-6N沿着一条剖面线示出制造图3中的三维半导体器件的方法的一实施方式的各阶段；

图7A-7C示出沿图3中的另一剖面线截取的剖视图；

图8A-8G示出沿图3中的另一剖面线截取的剖视图；

图9A-9D示出制造三维半导体器件的方法的另一实施方式的各阶段；

图10A-10E示出制造三维半导体器件的方法的另一实施方式的各阶段。

具体实施方式