[发明专利]MOS管制作方法、MOS管、三维存储器及电子设备

说明书

本发明提供一种MOS管制作方法、MOS管、三维存储器及电子设备。其中，所述MOS管制作方法，包括：在目标衬底上形成有源区；在所述有源区上方形成分段式氧化层，所述分段式氧化层包括设于第一电极区上方的第一平层段，靠近栅极区的第二平层段，以及介于所述第一平层段与所述第二平层段之间且沿靠近栅极区方向逐渐增厚的渐变段；向所述分段式氧化层下的有源区进行离子掺杂，在所述有源区形成分段式漂移区和第一电极；基于所述分段式漂移区和所述第一电极形成MOS管。本发明提供的MOS管制作方法，可以有效避免部分位置因电场强度太大而容易击穿并导致器件损坏失效的问题。

技术领域

本发明涉及半导体技术领域，具体涉及一种MOS管制作方法、MOS管、三维存储器及电子设备。

背景技术

随着对集成度和存储容量需求的不断发展，存储器技术不断进步，随着二维平面存储器的尺寸缩小到了十几纳米级别(16nm、15nm甚至14nm)，每个存储单元也变得非常小，使得每个单元中仅有少数几个电子，材料对电子控制能力随之变弱，随之引起的串扰问题使得进一步缩小存储单元的尺寸变得非常困难而且不够经济。因此，三维存储器应运而生，其是一种穿过平面存储器的新型产品，通过存储单元的立体堆叠实现存储容量的扩展。

请参考图1，其示出了一种三维存储器的内部结构示意图，如图所示，外围电路作为三维存储器的核心部件之一，其主要用于逻辑运算以及通过金属连线控制和检测三维存储单元中各存储子单元的开关状态实现数据的存储和读取。外围电路主要由大量的MOS管(全称：金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管)组成，而随着三维存储单元堆叠层数的增加，对MOS管的耐高电压要求越来越高。请参考图2，其示出了现有技术所提供的一种MOS管的结构示意图，由于漏极边缘(图中漏极右下角位置)曲率半径较小，导致漂移区掺杂元素浓度梯度比较大，电场强度较大，因而，在漏极施加较高的电压时，容易在该位置发生击穿，造成器件的损坏失效。

鉴于上述问题，目前迫切需要提供一种有效提高MOS管耐高电压性能的MOS管制作方法。

发明内容

针对现有技术中的缺陷，本发明提供一种MOS管制作方法、MOS管、三维存储器及电子设备，以提高MOS管的耐高电压性能。

第一方面，本发明提供的一种MOS管制作方法，包括：

在目标衬底上定义有源区，其中，所述有源区包括待形成第一电极的第一电极区和待形成栅极的栅极区，所述第一电极包括漏极和/或源极；

在所述有源区上方形成分段式氧化层，所述分段式氧化层包括设于第一电极区上方的第一平层段，靠近栅极区的第二平层段，以及介于所述第一平层段与所述第二平层段之间且沿靠近栅极区方向逐渐增厚的渐变段；

向所述分段式氧化层下的有源区进行离子掺杂，在所述有源区形成分段式漂移区和第一电极；

基于所述分段式漂移区和所述第一电极形成MOS管。

在本发明提供的一个变更实施方式中，所述向所述分段式氧化层下的有源区进行离子掺杂，在所述有源区形成分段式漂移区和第一电极，包括：

按第一掺杂浓度向所述分段式氧化层下的有源区进行离子掺杂，形成分段式漂移区；

按第二掺杂浓度向所述有源区内的第一电极区进行离子掺杂，形成第一电极，其中，所述第二掺杂浓度大于所述第一掺杂浓度。

在本发明提供的另一个变更实施方式中，所述第一掺杂浓度包括第一子掺杂浓度，所述按第一掺杂浓度向所述分段式氧化层下的有源区进行离子掺杂，形成分段式漂移区，包括：

按第一子掺杂浓度向所述分段式氧化层下的有源区掺杂第一杂质离子，形成掺杂有所述第一杂质离子的第一分段式漂移区，其中，掺杂第一杂质离子的掺杂能量大于使所述第一杂质离子穿过所述第二平层段的能量。