[发明专利]瞬态电压抑制器及其制作方法

说明书

本发明涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括N型衬底、形成于N型衬底表面的第一沟槽与第二沟槽、形成于第一、第二沟槽表面的第一、第二P型扩散区、形成于N型衬底及所述第一、第二P型扩散区表面的N型外延、形成于N型外延上的氧化硅层、贯穿N型外延并延伸至N型衬底中与第一P型扩散区两侧的两个第三沟槽、贯穿N型外延并延伸至N型衬底与第二P型扩散区两侧的两个第四沟槽、位于第三、第四沟槽中的氧化硅、对应第一沟槽的第一通孔、对应第二沟槽的第二通孔、形成于N型外延层表面并延伸至N型衬底中的P型注入区、形成于P型注入区表面的N型注入区、对应N型注入区的开口、及形成于N型衬底另一侧的P型注入层。

【技术领域】

本发明涉及半导体器件制造技术领域，特别地，涉及一种瞬态电压抑制器及其制作方法。

【背景技术】

瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容的瞬态电压抑制器适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。

静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。为了节省芯片面积，并且获得更高的抗浪涌能力，沟槽瞬态电压抑制器的概念已经被提出和研究。沟槽TVS的结面形成于纵向的沟槽的侧壁，这样，在相同的芯片面积下，它有更多的有效结面积,即更强的放电能力。沟槽瞬态电压抑制器的小封装尺寸对于保护高端芯片非常关键。

目前常用的瞬态电压抑制器(如沟槽瞬态电压抑制器)一般只能实现单向保护，如果需要进行双向保护需要将多个瞬态电压抑制器串联或并联在一起，但是这样会增大了器件面积和制造成本。

【发明内容】

针对现有方法的不足，本发明提出了一种瞬态电压抑制器及其制作方法。

一种瞬态电压抑制器，其包括N型衬底、形成于所述N型衬底表面的第一沟槽与第二沟槽、形成于所述第一沟槽表面的第一P型扩散区形成于所述第二沟槽表面的第二P型扩散区、形成于所述N型衬底及所述第一、第二P型扩散区表面的N型外延、形成于所述N型外延上的氧化硅层、贯穿所述N型外延并延伸至所述N型衬底中与所述第一P型扩散区两侧的两个第三沟槽、贯穿所述N型外延并延伸至所述N型衬底与所述第二P型扩散区两侧的两个第四沟槽、位于所述第三沟槽中的氧化硅、位于所述第四沟槽中的氧化硅、对应所述第一沟槽且贯穿所述氧化硅层的第一通孔、对应所述第二沟槽且贯穿所述氧化硅层的第二通孔、形成于所述N型外延层表面并延伸至所述N型衬底中的P型注入区、形成于所述P型注入区表面的N型注入区、贯穿所述氧化硅层且对应所述N型注入区的开口、及形成于所述N型衬底远离所述N型外延一侧的P型注入层。

在一种实施方式中，所述瞬态电压抑制器还包括第一金属层，所述第一金属层形成于所述氧化硅层及所述氧化硅上且通过所述第一通孔及所述第二通孔与所述第一沟槽及第二沟槽上的N型外延连接，所述第一金属层还通过所述开口与所述N型注入区相连。

在一种实施方式中，所述瞬态电压抑制器还包括第二金属层，所述第二金属层形成于所述P型注入层远离所述N型衬底的表面与所述N型衬底相连接。

在一种实施方式中，所述P型注入区位于所述两个第三沟槽与所述两个第四沟槽之间。

在一种实施方式中，所述第三沟槽在所述N型衬底中的深度小于所述第一沟槽的深度，所述第四沟槽在所述N型衬底中的深度小于所述第二沟槽的深度。

一种瞬态电压抑制器的制作方法，其包括以下步骤：