[发明专利]一种耐压半导体器件

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种耐压半导体器件。

背景技术

半导体器件工作在高源漏电压下时，其栅极靠近漏极一端附近会形成高电场尖峰，这种局部区域的高电场可以引起非常大的栅极泄漏电流，从而容易降低器件的击穿电压，最终可能导致有源区发生击穿使得器件失效。

为了防止器件被击穿，目前广泛使用的方法是采用场板结构，即在栅极靠漏端一侧放置一个场板，场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，增加了耗尽区的面积，提高了耗尽区的耐压，并且该场板对栅漏区域的电场线分布进行了调制，尤其是对栅极近漏端边缘的密集电场线进行了有效的调制，使得电场线分布更加均匀，以此来降低栅极近漏端边缘的电场，减小栅极泄露电流，提高器件的击穿电压。

但是在这样的场板结构中，场板都是直接覆盖在介质层上面的，而介质层一般比较薄，此时场板与栅极金属距离非常接近，并且大面积的场板金属与其下方的栅极完全交叠，寄生栅源电容与场板同栅极金属的距离成反比，与场板同栅极金属的交叠面积成正比，再加上介质层的介电常数相对较大，所以器件工作过程中会产生很大的寄生栅源电容，导致器件频率特性变差。虽然增加场板下方的介质层的厚度可以减小寄生栅源电容，但介质层的厚度增加后源场板对栅漏区域的电场调制效果就会变弱，可能失去采用场板结构的意义。

发明内容

本发明主要解决的技术问题是提供一种耐压半导体器件，能够提高器件的击穿电压。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种耐压半导体器件，包括：P型衬底；隔离层，所述隔离层位于所述P型衬底上；N型硅层，所述N型硅层位于所述隔离层上；P型阱，所述P型阱位于所述N型硅层一侧的所述隔离层上；N型阱，所述N型阱位于所述N型硅层另一侧的所述隔离层上；源极，所述源极位于所述P型阱上；漏极，所述漏极位于所述N型阱上；氧化层，所述氧化层位于所述N型硅层上；第一介质层，所述第一介质层覆盖所述源极和漏极之间的所述氧化层、P型阱和N型阱；第二介质层，所述第二介质层覆盖所述源极和漏极之间的所述第一介质层，所述第二介质层上设有凹槽，所述凹槽内形成有栅极；金属场板，所述金属场板跨设在所述栅极上，所述金属场板的截面形状为中间高两边低的阶梯形；第三介质层，所述第三介质层位于所述栅极和金属场板之间，且所述金属场板的一端与源极连接，另一端搭接在所述第三介质层上；其中，所述第一介质层内具有位于下层的多个半绝缘电阻极板和位于上层的多个导体场板，所述多个半绝缘电阻极板和所述多个导体场板均横向间隔排列，且任意一个所述半绝缘电阻极板与上层相邻的一个导体场板垂直连接，与上层相邻的另一个导体场板构成电容器，位于左右最外侧的两个导体场板分别与所述P型阱和N型阱垂直连接；所述第三介质层的介电常数大于4。

优选的，所述多个半绝缘电阻极板设于所述氧化层上表面。

优选的，相邻两个半绝缘电阻极板的间距为2微米。

优选的，所述栅极的截面形状为T形。

本发明的有益效果是：区别于现有技术的情况，本发明通过设置跨过栅极的金属场板，金属场板的截面形状为中间高两边低的阶梯形，并且在金属场板下方的介质层中设置横向排列的多个半绝缘电阻极板和多个导体场板，任意一个半绝缘电阻极板与上层相邻的一个导体场板垂直连接，与上层相邻的另一个导体场板构成电容器，这样，不仅金属场板与栅电极的距离变大，而且高电场的能量会分散在多个电容器中，从而能够提高器件的击穿电压。

附图说明

图1是本发明实施例提供的耐压半导体器件的剖视结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参阅图1，是本发明实施例提供的耐压半导体器件的剖视结构示意图。本发明实施例的耐压半导体器件包括P型衬底10、隔离层20、N型硅层30、P型阱31、N型阱32、源极41、漏极42、氧化层50、第一介质层60、第二介质层70、金属场板80和第三介质层90。隔离层20起隔离作用，P型衬底10可以使用重掺杂。由于P型衬底10被隔离层20与其余部分隔离开，所以对器件的击穿特性影响很小。