[发明专利]一种低功耗恒定导通时间定时电路设计方法及定时电路

权利要求书

1.一种低功耗恒定导通时间定时电路设计方法，具体方法包括：采用RC电路进行定时，消除定时器的静态功耗。

2.根据权利要求1所述的设计方法，所述方法还包括：向所述RC电路的电容注入电流，使所述注入电流大小等于通过所述RC电路中R的电流量，使RC 定时器定时长短与占空比一阶相关。

3.根据权利要求1或2所述的设计方法，所述RC电路采用N级的RC电路，包括第一级RC电路和除第一级RC电路外的其他级RC电路，所述其他级RC电路对第一级RC电路的电容充放电电路进行补偿，使得第一级RC电路电容电压输出V_OUT*K2之前都保持电容充电电流与V_IN一阶相关；所述N为大于等于2的自然数。

4.根据权利要求3所述的设计方法，使得第一级RC电路电容电压输出V_OUT*K2之前都保持电容充电电流与V_IN一阶相关的具体方法包括：向第一级RC电路的电容注入电流，使所述注入电流大小等于通过第一级RC电路中R的电流量，使RC 定时器定时长短与占空比一阶相关。

5.根据权利要求4所述的设计方法，向第一级RC电路的电容注入电流，使所述注入电流大小等于通过第一级RC电路中R的电流量的具体方法为：通过相邻两级RC电路之间的，两端分别接于其中一级RC电路的R和C之间与另一级RC电路的R和C之间的电阻，向第一级RC电路的电容注入电流，使所述注入电流大小等于通过第一级RC电路中R的电流量。

6.根据权利要求3所述的设计方法，所述N等于2或3。

7.一种低功耗恒定导通时间定时电路，其特征在于，包括第四PMOS管M4，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第四电阻R4的一端相连；所述第四电阻R4的另一端与第四电容C4的一端相连；所述第四电容C4的另一端连接于地；比较器VCMP输入负极连接参考电压，输入正极连接于第四电容C4和第四电阻R4之间。

8.根据权利要求7所述的低功耗恒定导通时间定时电路，其特征在于，还包括第五PMOS管M5，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第五电阻R5的一端相连；所述第五电阻R5的另一端与第五电容C5的一端相连；所述第五电容C5的另一端连接于地；还包括一级注流电阻R_C4，一端连接于第五电阻R5和第五电容C5之间，另一端连接于第四电阻R4和第四电容C4之间。

9.根据权利要求8所述的低功耗恒定导通时间定时电路，其特征在于，还包括第六PMOS管M6，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第六电阻R6的一端相连；所述第六电阻R6的另一端与第六电容C5的一端相连；所述第六电容C6的另一端连接于地；还包括二级分流电阻R_C5，一端连接于第六电阻R6和第六电容C6之间，另一端连接于第五电阻R5和第五电容C5之间。

10.根据权利要求7到9之一所述的低功耗恒定导通时间定时电路，其特征在于，还包括与第四电容C4并联的第四开关K4；所述第四开关K4与导通时间控制端TON_CONTROL相连，由导通时间控制端TON_CONTROL控制断开或导通。