[发明专利]一种低功耗恒定导通时间定时电路设计方法及定时电路

说明书

技术领域

本发明涉及电子电路领域，特别是涉及一种低功耗恒定导通时间定时电路设计方法及定时电路。

背景技术

市面上电源芯片按调制方式分类主流有两种：PWM(脉冲宽度调制)、PFM(脉冲频率调制)和PWM-PFM(脉冲宽度频率调制)。这两种调制方式各有优缺点：

对于PWM，优点是：1：噪音低、开关频率固定，EMI噪声滤波器容易设计；2：纹波电压小；3：控制方式实现容易。缺点是：1、轻载效率低；2、受EA限制，环路响应速度慢。

对于PFM，有COT、CFT和迟滞电压型，优点是：1：轻载效率高2：静态功耗小；3：环路响应速度快。缺点是：1、输出纹波更大；2、EMI谐波频谱太宽，滤波困难。

常见的自适应定时器实现方法中，COT恒定导通时间调制BUCK的工作频率和占空比成反比：f_SW＝t_ON/D，这导致BUCK工作频率随占空比变化很大，从而出现声频噪声的问题。为此市面上催生了自适应恒定导通时间BUCK的出现，忽略电感压降、功率管压降，它的导通时间t_ON与占空比成正比，这使得BUCK的工作频率基本恒定。图1所示为常见自适应恒定导通时间模块电路图，导通时间t_ON和工作频率f_SW分别为：

由式2可得工作频率恒定，但对于低功耗BUCK而言，图1中所示缺点在于EA静态功耗较大，这就使得低功耗定时器需求的出现。

发明内容

本发明要解决的技术问题是提供一种能够消除定时电路的静态功耗的低功耗恒定导通时间定时电路设计方法及定时电路。

本发明采用的技术方案如下：

一种低功耗恒定导通时间定时电路设计方法，具体方法包括：采用RC电路进行定时，消除定时器的静态功耗。

所述方法还包括：向所述RC电路的电容注入电流，使所述注入电流大小等于通过所述RC电路中R的电流量，使RC定时器定时长短与占空比一阶相关。

所述RC电路采用N级的RC电路，包括第一级RC电路和除第一级RC电路外的其他级RC电路，所述其他级RC电路对第一级RC电路的电容充放电电路进行补偿，使得第一级RC电路电容电压输出V_OUT*K2之前都保持电容充电电流与V_IN一阶相关；所述N为大于等于2的自然数。

使得第一级RC电路电容电压输出V_OUT*K2(K2为设定系数)之前都保持电容充电电流与V_IN一阶相关的具体方法包括：向第一级RC电路的电容注入电流，使所述注入电流大小等于通过第一级RC电路中R的电流量，使RC定时器定时长短与占空比一阶相关。

向第一级RC电路的电容注入电流，使所述注入电流大小等于通过第一级RC电路中R的电流量的具体方法为：通过相邻两级RC电路之间的，两端分别接于其中一级RC电路的R和C之间与另一级RC电路的R和C之间的电阻，向第一级RC电路的电容注入电流，使所述注入电流大小等于通过第一级RC电路中R的电流量。

一种低功耗恒定导通时间定时电路，包括第四PMOS管M4，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第四电阻R4的一端相连；所述第四电阻R4的另一端与第四电容C4的一端相连；所述第四电容C4的另一端连接于地；比较器VCMP输入负极连接参考电压，输入正极连接于第四电容C4和第四电阻R4之间。

还包括第五PMOS管M5，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第五电阻R5的一端相连；所述第五电阻R5的另一端与第五电容C5的一端相连；所述第五电容C5的另一端连接于地；还包括一级注流电阻R_C4，一端连接于第五电阻R5和第五电容C5之间，另一端连接于第四电阻R4和第四电容C4之间。

还包括第六PMOS管M6，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第六电阻R6的一端相连；所述第六电阻R6的另一端与第六电容C5的一端相连；所述第六电容C6的另一端连接于地；还包括二级分流电阻R_C5，一端连接于第六电阻R6和第六电容C6之间，另一端连接于第五电阻R5和第五电容C5之间。

还包括与第四电容C4并联的第四开关K4；所述第四开关K4与导通时间控制端TON_CONTROL相连，由导通时间控制端TON_CONTROL控制断开或导通。