[发明专利]集成电路、以及用于设计集成电路的计算系统和方法有效
申请号: | 201711320090.2 | 申请日: | 2017-12-12 |
公开(公告)号: | CN108205602B | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 元孝植;张铭洙;朴炫洙;曹多演 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F30/39 | 分类号: | G06F30/39;G06F113/18 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邵亚丽 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 以及 用于 设计 计算 系统 方法 | ||
1.一种计算机实施的方法,所述方法包括:
基于定义集成电路的设计数据来放置标准单元;
通过执行无色布线来生成集成电路的布局,其中被包括在三重图案化光刻TPL层中的第一图案、第二图案和第三图案基于对应于多个预定的定义的空间约束被布置在所放置的标准单元上,其中,每个预定的定义取决于相邻图案的特定位置关系、将分别被分配到相邻图案的颜色的标识和相邻图案之间的最小空间,其中位置关系包括相邻图案在相同轨迹上布置、相邻图案并行布置或相邻图案垂直布置之一;
将所生成的布局存储到计算机可读存储介质;
基于布局生成第一掩模、第二掩模和第三掩模;以及
通过使用所生成的第一掩模、第二掩模和第三掩模制造半导体器件,
其中,所述空间约束定义第一图案、第二图案和第三图案之间的最小空间,并且颜色违规基于所述空间约束来被确定。
2.根据权利要求1所述的方法,进一步包括:将第一颜色、第二颜色和第三颜色分别分配给第一图案、第二图案和第三图案,其中,第一颜色、第二颜色和第三颜色分别与所述第一掩模、第二掩模和第三掩模相对应。
3.根据权利要求1所述的方法,其中,生成所述布局包括:接收包括所述空间约束的技术文件,并且基于所接收的技术文件来执行所述无色布线。
4.根据权利要求1所述的方法,进一步包括针对TPL层图案执行颜色分解。
5.根据权利要求4所述的方法,其中,所述执行颜色分解包括:当第一图案、第二图案和第三图案之间的空间小于具有相同的颜色的图案之间的最小空间时,将不同的颜色分配给第一图案、第二图案和第三图案。
6.根据权利要求4所述的方法,其中,所述执行颜色分解包括:当第一图案、第二图案和第三图案之间的空间等于或大于具有不同的颜色的图案之间的最小空间时,将相同的颜色分配给第一图案、第二图案和第三图案。
7.根据权利要求1所述的方法,其中第一图案和第二图案在第一方向上延伸并在垂直于第一方向的第二方向上彼此相邻,以及
所述空间约束包括将第一图案与第二图案之间的最小空间定义为被分配不同的颜色的图案之间的第一空间的第一空间约束。
8.根据权利要求7所述的方法,其中,第一空间是被分配不同的颜色的图案之间的最小边到边空间。
9.根据权利要求7所述的方法,其中,第三图案在第一方向上延伸并在第一方向上与第一图案或第二图案相邻,以及
所述空间约束进一步包括将第三图案与第一图案或第二图案之间的最小空间定义为被分配相同的颜色的图案之间的第二空间的第二空间约束。
10.根据权利要求9所述的方法,其中,第二空间是在被分配相同的颜色的图案之间的最小端到端空间。
11.根据权利要求7所述的方法,其中,所述三重图案化光刻层是双向层,
第三图案在第二方向上延伸并在第一方向上与第一图案或第二图案相邻,以及
所述空间约束包括第三空间约束,所述第三空间约束将第三图案与第一图案或第二图案之间的最小端到边空间定义为被分配相同的颜色的图案之间的最小端到边空间。
12.根据权利要求11所述的方法,其中,所述空间约束进一步包括第四空间约束,第四空间约束将第三图案与第一图案或第二图案之间的最小角到角空间定义为被分配相同的颜色的图案之间的最小角到角空间。
13.根据权利要求7所述的方法,其中,所述三重图案化光刻层为单向层,
第三图案在第一方向上延伸并在第一方向上与第一图案或第二图案相邻,以及
所述空间约束进一步包括第三空间约束,所述第三空间约束将第一图案、第二图案和第三图案之间的最小角到角空间定义为被分配不同的颜色的图案之间的最小角到角空间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711320090.2/1.html,转载请声明来源钻瓜专利网。