[发明专利]AVS2高级熵编码器实现方法及装置

权利要求书

1.一种AVS2高级熵编码器实现方法，其特征在于，该高级熵编码器包括二值化模块、上下文模型模块、算术编码模块；所述上下文模型模块被拆分成功能独立的上下文模型选择模块和上下文模型更新模块；所述算术编码模块被拆分成功能独立的编码器状态更新模块和bit生成模块；所述二值化模块与所述上下文模型选择模块并行处理；所述上下文模型更新模块与所述编码器状态更新模块并行处理。

2.根据权利要求1所述的AVS2高级熵编码器实现方法，其特征在于，所述上下文模型采用寄存器的方式进行存取。

3.根据权利要求1所述的AVS2高级熵编码器实现方法，其特征在于，使所述上下文模型选择模块和所述上下文模型更新模块做流水处理；使所述编码器状态更新模块和所述bit生成模块做流水处理。

4.根据权利要求1所述的AVS2高级熵编码器实现方法，其特征在于，使用异步FIFO作为前后级流水中间变量缓冲，实现前后级模块异步操作；整体上使所述高级熵编码器每一个时钟周期输出一bit的编码码流。

5.一种AVS2高级熵编码器实现装置，其特征在于，该编码器硬件电路分为如下7个部分：

部分1为语法元素输入FIFO，其储存需要进行熵编码的语法元素；

部分2为二值化和上下文模型选择模块，该电路主要完成语法元素二值化和对应二值化值的上下文模型选择；

部分3为FIFO1；

部分4为上下文模型更新和编码器状态更新模块，该电路使用寄存器储存上下文模型，便于硬件电路的实现；编码器状态更新模块将部分2输出的二值化数据在相应的上下文模型下进行计算，更新中间变量，并将相应的变量值输出给下一个模块；

部分5为FIFO2；

部分6为bit生成模块，该电路用于编码器输出位流的生成；

部分7为码流输出模块，该电路实现将编码输出的单bit数据按照实际需求的码流位宽进行串并转换输出。

6.根据权利要求5所述的AVS2高级熵编码器实现装置，其特征在于，所述语法元素输入FIFO、所述FIFO1和所述FIFO2均使用异步FIFO来实现，不同的异步FIFO的相关参数根据实际需求进行选择。

7.根据权利要求5或6所述的AVS2高级熵编码器实现装置，其特征在于，所述语法元素输入FIFO，实现部分1前后级模块的异步操作；所述FIFO1存储部分2的中间变量并实现部分2与部分4的异步操作；所述FIFO2存储部分4的中间变量并实现部分4与部分6的异步操作。

8.根据权利要求5或6所述的AVS2高级熵编码器实现装置，其特征在于，其用于实现根据权利要求1至4中任一项所述的AVS2高级熵编码器实现方法。