[发明专利]AVS2高级熵编码器实现方法及装置在审
申请号: | 201711325015.5 | 申请日: | 2017-12-13 |
公开(公告)号: | CN109922341A | 公开(公告)日: | 2019-06-21 |
发明(设计)人: | 王世超;李源;彭聪 | 申请(专利权)人: | 博雅视云(北京)科技有限公司 |
主分类号: | H04N19/13 | 分类号: | H04N19/13;H04N19/184;H04N19/70;H04N19/91 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100190 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 上下文模型 更新模块 熵编码器 编码器状态 并行处理 算术编码 选择模块 二值化 硬件电路实现 处理性能 跨时钟域 快速存取 流水结构 模块组成 生成模块 数据缓存 异步FIFO 硬件实现 编码器 复杂度 寄存器 吞吐率 熵编码 存储 | ||
本发明提供AVS2高级熵编码器实现方法及装置。该编码器主要由二值化模块、上下文模型模块、算术编码模块组成。在进行高级熵编码时,将上下文模型模块拆分成上下文模型选择模块和上下文模型更新模块,将算术编码模块拆分成编码器状态更新模块和bit生成模块。上述模块采用流水结构,提高熵编码器吞吐率。上下文模型直接使用寄存器存储的方法实现,使上下文模型达到快速存取的目的,并降低硬件实现的复杂度。二值化模块与上下文模型选择模块并行处理,上下文模型更新模块与编码器状态更新模块并行处理,提高熵编码器的处理性能。硬件电路实现装置中使用异步FIFO进行数据缓存及实现前后级模块的跨时钟域操作。
技术领域
本发明涉及一种AVS2高级熵编码器实现方法及装置。
背景技术
AVS2国家标准是AVS1之后新一代的标准,包括视频、音频以及系统三个部分。AVS2视频编码的目标,是在保证视频主观质量的同时,在高清或更高分辨率下至少比AVS1编码性能提高1倍。AVS2高级熵编码器是AVS2视频编码系统中核心编码模块,主要是在不丢失任何信息的情况下对视频序列进行压缩编码。
AVS2高级熵编码主要有二值化模块、上下文模型模块、算术编码模块组成。为了避免算术编码过程中引入乘法和除法运算,AVS2在编码的过程中把运算域从实数域转化到对数域,这样实数域的乘法和除法运算在对数域只需要通过加法和减法运算即可完成。由于算术编码模块在编码已经二值化之后的数值时需要该数值对应的概率模型,因此上下文模型模块主要是在编码的时候自适应地去计算相应语法元素对应的条件概率。
AVS2熵编码器自身包含非常紧密的编码依赖关系,视频序列对高级熵编码器低吞吐率输出的时候,AVS2高级熵编码器设计并不复杂,但是在高吞吐率输出的时候,AVS2视频编码器就需要对高级熵编码器进行优化处理,降低AVS2熵编码器单bit编码的编码时间,提高AVS2熵编码器的编码吞吐率。
发明内容
本发明的目的在于提供一种AVS2高级熵编码器实现方法及装置,使高级熵编码器每一个时钟周期输出一bit的编码码流,进而提高整体编码模块的吞吐率。
本发明提供一种AVS2高级熵编码器,主要由二值化模块、上下文模型模块、算术编码模块组成;二值化模块主要是对需要进行二值化操作的语法元素进行二值化操作;上下文模块主要是存储不同语法元素相应二值化值所对应的概率值;熵编码完成对不同语法元素二值化值选择对应的概率模型,然后对其进行压缩编码。
本发明提供一种AVS2高级熵编码器实现方法,其提高熵编码器吞吐率,将上下文模型模块拆分成功能独立的上下文模型选择模块和上下文模型更新模块,将算术编码模块拆分成功能独立的编码器状态更新模块和bit生成模块;二值化模块与上下文模型选择模块并行处理,提高熵编码器的处理能力;上下文模型采用寄存器的方式进行存取,简化设计复杂度,方便硬件实现,达到快速存取目的,上下文模型更新与编码器状态更新模块并行处理;使用异步FIFO作为前后级流水中间变量缓冲,实现编码模块不间断编码;整体上降低高级熵编码器处理每bit编码所需要的时间,提高整个熵编码器的处理性能,增强编码器的吞吐率。
本发明还提供一种AVS2高级熵编码器装置,其用于实现本发明的AVS2高级熵编码器实现方法,该实现装置为7路硬件电路实现装置。
优选地,该实现装置分为如下7个部分:
部分1为语法元素输入FIFO,其储存需要进行熵编码的语法元素,可以直接使用异步FIFO来实现该模块电路;
部分2为二值化和上下文模型选择模块,该电路主要完成语法元素二值化和对应二值化值的上下文模型选择;
部分3为FIFO1,该电路直接使用异步FIFO实现,不同的异步FIFO的相关参数根据实际需求进行选择;
部分4为上下文模型更新和编码器状态更新模块,该电路使用寄存器储存上下文模型,便于硬件电路的实现;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于博雅视云(北京)科技有限公司,未经博雅视云(北京)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711325015.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:图像编解码方法、装置、系统及存储介质
- 下一篇:全景视频解码方法及装置