[发明专利]一种基于FPGA的雷达数字脉冲压缩去直流方法

权利要求书

1.一种基于FPGA的雷达数字脉冲压缩去直流方法，其特征在于，包括以下步骤：

步骤S1、确定输入信号sig的序列长度n，产生与输入信号序列长度相等，全部为1的序列的ones信号；

步骤S2、确定FFT的点数N，将输入序列sig和序列ones调整为序列长度为N的整体输入信号SIG信号和ONES信号；

根据公式N＝2^{∧ceil(log(n))}，确定FFT的点数N；

通过判断N是否与n相等，生成整体输入信号SIG信号和ONES信号；

当N＝n时，整体输入信号SIG＝sig，ONES＝ones；

当N≠n时，补充输入长度为N-n的全零序列zeros(N-n)；将整体输入信号SIG表示为序列长度为N的SIG＝[sig,zeros(N-n)]，同样整体输入信号ONES表示为序列长度为N的ONES＝[ones(n),zeros(N-n)]；

步骤S3、同时并且同步对整体输入信号SIG信号和ONES信号作FFT运算得到信号SIG_FFT和ONES_FFT；在作FFT运算的同时，同步对输入序列sig进行累加求均值的操作后存储；

所述同步对输入序列sig进行累加求均值的操作具体包括：

1)对sig序列进行累加求和，采用一边输入一边累加的方式；

2)对sig序列求均值，将累加求和的结果除以sig序列的长度n，得到sig序列的均值，存储在一个寄存器上；

当n＝N的情况下，将数据进行移位操作，就能实现除法操作，对于定点型数据直接移位，对于浮点型数据，对相应的指数位进行移位操作；

当n≠N的情况下，采用例化FPGA中ip核的方式，对累加求和的结果除以sig序列的长度n的操作；

步骤S4、将步骤S3中的求均值结果与ONES序列作FFT的结果ONES_FFT延时同步后相乘，得到输入序列sig直流分量的频域结果；

根据输入sig序列的求均值和ONES序列作FFT运算的各自延迟进行对比，把延迟较小的运算的结果缓存几个周期，将输入sig序列的求均值运算的延迟与ONES序列作FFT运算的延迟相等；

步骤S5、将所述输入序列sig直流分量的频域结果与输入序列sig的FFT结果SIG_FFT延时同步后相减，即可得到去除直流分量的雷达频域信号。

2.根据权利要求1所述的去直流方法，其特征在于，步骤3中的FFT结构为全并行结构快速算法FFT结构。

3.根据权利要求2所述的去直流方法，其特征在于，所述FFT是以基2时间抽取的。

4.根据权利要求1所述的去直流方法，其特征在于，

所述延时同步是将SIG序列作FFT运算结果SIG_FFT进行延时，使其与输入序列sig直流分量的频域结果对齐，同步输入到减法器中。