[发明专利]一种基于FPGA的雷达数字脉冲压缩去直流方法

说明书

本发明提出一种基于FPGA的雷达数字脉冲压缩去直流方法，在输入序列sig时，同步的输入长度与输入序列相同的全1序列Ones；同时对输入序列和全1序列作FFT运算；同时对输入序列进行累加求均值的操作；输入序列的求均值结果与全1序列FFT的结果相乘后与输入序列sig的FFT结果相减，即可得到去除直流分量的结果。本发明只需要1bit输入，占用存储器很少；不会引入额外延迟，占用硬件资源较少，能够有效地保证运算效率；通过合理选择实现方法，使得脉冲压缩的计算速度以及硬件资源占用等性能指标达到最优，可广泛应用于现代雷达信号处理中。

技术领域

本发明属于雷达领域，具体涉及一种基于FPGA的雷达数字脉冲压缩去直流方法。

背景技术

当代雷达体制及技术的快速发展，雷达的距离探测范围、目标距离最小分辨率及测量精度都是衡量雷达系统的关键性能指标，通过数字脉冲压缩技术，将宽脉冲信号压缩成窄脉冲进行处理，这样既满足雷达的探测距离又提高了雷达作用距离和距离分辨率。脉冲压缩也被称为匹配滤波，随着现代高分辨雷达技术的发展，数字脉冲压缩技术在目前雷达信号处理中广泛应用。在雷达信号处理中，为了达到良好的处理效果，需要在脉冲压缩时去除直流分量，即对整个序列作去均值的操作，因此如何用少量的资源和时间去除直流分量对雷达信号处理系统实时性有重要的影响。

在雷达信号处理中，脉冲压缩时去除直流分量主要是采用时域去均值的方式。、如图1所示，在处理过程中，要存储将输入序列进行存储，并且要先减均值，再做FFT，这就需要较多额外的存储器，占用较多硬件资源，提高了硬件成本。同时也增加了额外的延时，使整个处理时间变长，影响整个雷达信号处理的实时性。

目前在频域去直流分量的方法为，对一组序列长度为N(N必须为2的整数次方)的序列进行傅里叶变换：当k＝0时，是对所有序列数的累加，这一组序列的直流分量为X(0)/N，在频域将X(0)置为0，就达到了去直流分量的效果。所述方案存在的问题是，当N不是可以FFT点数的情况，在该情况下，所述方法需要对整个序列补M个零的操作，使N+M为2的整数次方，而得到直流分量为X(0)/N+M，而不是X(0)/N，不能达到去直流的效果。

发明内容

鉴于上述的分析，本发明提出了一种基于FPGA的雷达数字脉冲压缩去直流方法，去除雷达数字脉冲压缩中的直流信号，使得脉冲压缩的计算速度以及硬件资源占用等性能指标达到最优，可广泛应用于现代雷达信号处理中。

本发明的目的是通过以下技术方案实现的：

一种基于FPGA的雷达数字脉冲压缩去直流方法，包括以下步骤：

步骤S1、确定输入信号sig的序列长度n，产生与输入信号序列长度相等，全部为1的序列的ones信号；

步骤S2、确定FFT的点数N，将输入序列sig和序列ones调整为序列长度为N的整体输入信号SIG信号和ONES信号；

步骤S3、同时并且同步对整体输入信号SIG信号和ONES信号作FFT运算得到信号SIG_FFT和ONES_FFT；在作FFT运算的同时，同步对输入序列sig进行累加求均值的操作后存储；

步骤S4、将步骤S3中的求均值结果与ONES序列作FFT的结果ONES_FFT延时同步后相乘，得到输入序列sig直流分量的频域结果；

步骤S5、将所述输入序列sig直流分量的频域结果与输入序列sig的FFT结果SIG_FFT延时同步后相减，即可得到去除直流分量的雷达频域信号。

进一步地，步骤2中，根据公式N＝2^{^ceil(log(n))}，确定FFT的点数N。

进一步地，步骤2中，通过判断N是否与n相等，生成整体输入信号SIG信号和ONES信号