[发明专利]集成电路半定制后端设计时序预算方法

权利要求书

1.一种集成电路半定制后端设计时序预算方法，其特征在于，包括以下步骤：

步骤S1：后端设计工具获取用于时序预算优化的设计数据，上述设计数据包括初始设计数据和/或最近一次迭代设计数据；

步骤S2：根据上述设计数据进行顶层简化布局，并且输出第一输出数据；

步骤S3：根据上述第一输出数据进行时序预算计算，并且输出第二输出数据；

步骤S4：根据上述第二输出数据进行时序预算优化，并且输出第三输出数据；

步骤S4中，时序预算优化的具体步骤为：

步骤S41：检查并且整理第三输出数据，并且将第三输出数据区分为正余量结果和负余量结果；

步骤S42：将正余量结果通过优化算法1进行优化，同时将负余量结果通过优化算法2进行优化；

步骤S43：将通过优化算法1优化得到的正余量输出结果和通过优化算法2优化得到的负余量输出结果组合输出为第三输出数据；

优化算法1的正余量算法为：

正余量输出结果=原始IO时序约束–正余量×(1-SD/TD)，

其中，SD为时序路径的局部延时，TD为时序路径的延时总量；

优化算法2的负余量算法为：

负余量输出结果=原始IO时序约束–负余量×SD/TD，

其中，SD为时序路径的局部延时，TD为时序路径的延时总量；

步骤S5：判断上述第三输出数据是否符合预设的设计标准，如果符合则输出时序预算设计数据，否则将上述时序预算设计数据作为最近一次迭代设计数据反送至步骤S1，同时执行步骤S1。

2.根据权利要求1所述的集成电路半定制后端设计时序预算方法，其特征在于，步骤S1中，初始设计数据包括各模块设计数据、各模块固定IO时序设计信息和各模块原始时序约束信息。