[发明专利]半超结FS IEGT结构及其制造方法

说明书

本发明涉及半超结FS IEGT结构及其制造方法，器件原胞设计采用半超结FS IEGT结构，可以更好的折衷动静态参数，提高器件的综合性能。本发明的IEGT结构采用Dummy沟槽的结构，Dummy沟槽没有连接到发射极，降低了沟道密度，可以提高器件短路能力；同时，Dummy沟槽区没有空穴通道，使空穴在此区域积累，产生IE效应，电导调制效应增强，导通压降降低；且由于集电极侧的空穴注入并没有增强，故关断时间不会明显增大；本发明的IEGT结构，可以实现低的导通压降和开关损耗，且具有较高的短路能力。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种半超结FS IEGT结构及其制造方法。

背景技术

绝缘栅双极晶体管（Insulate Gate Bipolar Transistor，IGBT）由于具有耐高压、低导通电阻、驱动简单以及相对较快的开关速度等特点，使其成为高压、中等开关速度应用领域功率开关器件中非常理想的选择。按照不同的器件结构，IGBT有穿通型IGBT（Punch Through IGBT）、非穿通型IGBT（Non Punch Through IGBT）和场截止型IGBT（Field-Stop IGBT，FS IGBT）。采用沟槽栅结构的FS IGBT可以更好的改善导通压降和开关损耗之间的折衷关系。沟槽栅结构由于较高的原胞密度，可以降低正向导通压降，但其短路电流大，导致短路能力较差。

IGBT可以和现有的超结工艺兼容，将超结理论应用于IGBT，可以降低漂移区厚度，从而进一步降低导通压降和开关损耗，提高器件性能。

发明内容

本发明的目的是提供一种半超结FS IEGT结构及其制造方法,更好的折衷动静态参数，提高器件的综合性能。

本发明所采用的技术方案为：

半超结FS IEGT结构的制造方法，其特征在于：

器件原胞设计采用半超结FS IEGT结构。

所述的半超结FS IEGT结构的制造方法，其特征在于：

具体包括以下步骤：

步骤一：选取 N型FZ衬底；

步骤二：沟槽刻蚀并进行P型外延层的回填，并进行CMP工艺，形成间隔的P-和N-漂移区；

步骤三：沟槽刻蚀，生长栅氧及多晶硅并回刻；

步骤四：P-body注入并推阱及N+注入并推阱；

步骤五：层间介质淀积，并光刻形成接触孔；

步骤六：正面金属淀积和光刻，形成Emitter和Gate电极；

步骤七：背面减薄，进行FS层和P+注入，并激光退火；

步骤八：背面金属淀积，形成Collector电极，形成最终器件结构。

如所述的半超结FS IEGT结构的制造方法制造的半超结FS IEGT结构。

本发明具有以下优点：

本发明的IEGT结构采用Dummy沟槽的结构，Dummy沟槽没有连接到发射极，降低了沟道密度，可以提高器件短路能力；同时，Dummy沟槽区没有空穴通道，使空穴在此区域积累，产生IE（Injection Enhancement）效应，电导调制效应增强，导通压降降低；且由于集电极侧的空穴注入并没有增强，故关断时间不会明显增大。本发明的IEGT结构，可以实现低的导通压降和开关损耗，且具有较高的短路能力。

附图说明

图1为本发明步骤一的示意图。

图2为本发明步骤二的示意图。