[发明专利]基于混合功能存储单元的可编程器件结构

说明书

本发明涉及一种基于混合功能存储单元的可编程器件结构，包括：存储单元SRAM和混合功能单元；其中，存储单元包括：n个寄存器单元和至少一个选择控制位，其中n＝2^x，x为自然数；寄存器单元根据选择控制位选择，当选择控制位选择混合功能单元用作查找表时，实现逻辑功能；或当选择控制位选择混合功能单元用作多路选择器时，实现选路功能。本发明通过对寄存器单元的复用，既实现了传统FPGA的选路功能，又提供了逻辑的功能，大大减少了资源的浪费。

技术领域

本发明涉及集成电路，尤其是涉及一种基于FPGA的混合功能存储单元结构。

背景技术

基于存储单元SRAM-BASED的可编程器件中，有25％的面积是配置用寄存器单元sram-bits。其中选路用的sram-bits在选路完成后还有近似50％的剩余是空闲的，没有用到。造成资源的浪费。

发明内容

本发明提供一种把FPGA剩余SRAM-BITS既能实现选路功能，又能实现逻辑功能的结构。这种结构可以根据FPGA中对逻辑单元和选路MUX的需求，由软件自动来控制，哪些SRAM-BITS用作选路用的功能，哪些SRAM-BITS用作逻辑功能。

为实现上述目的，本发明提供了一种基于混合功能存储单元的可编程器件结构，包括：存储单元SRAM和混合功能单元；其中，存储单元包括：n个寄存器单元和至少一个选择控制位，其中n＝2^x，x为自然数；寄存器单元根据选择控制位选择，当选择控制位选择混合功能单元用作查找表时，实现逻辑功能；或当选择控制位选择混合功能单元用作多路选择器时，实现选路功能。

优选地，选择控制位置为第一标记位时，将混合功能单元用作查找表，实现逻辑功能；选择控制位置为第二标记位时，将混合功能单元用作多路选择器，实现选路功能。

优选地，混合功能单元包括：输入选择单元、控制选择单元、混合模块和多路选择模块。其中，输入选择单元包括：2n个二选一单元，其两个输入端与所述寄存器单元一一对应相连，输出混合输入位；控制选择单元包括：k个二选一单元，其中k＝1+x，其第一输入端与寄存器单元对应相连，第二输入端接收来自外部的输入信号，输出混合选择位。

优选地，混合模块包括：k层COMS传输门。第一层为2n个COMS传输门，其中相邻两个COMS传输门为一组，每组的第一个COMS传输门的输入端与其中一个输入选择单元的输出正向相连，每组的第二个COMS传输门的输入端与其中一个输入选择单元的输出反向相连，每组的两个COMS传输门输出端相连，作为整组的共同输出。第二层为n个COMS传输门，其中相邻两个COMS传输门为一组，每组的第一个COMS传输门的输入端与上一层的一组输出正向相连，每组的第二个COMS传输门与上一层的另一组输出反向相连，每组的两个COMS传输门输出端相连，作为整组的共同输出。以此类推，直至第K层为2个COMS传输门，第一个COMS传输门的输入端与上一层的一组输出正向相连，第二个COMS传输门与上一层的另一组输出反向相连，两个COMS传输门输出端相连，作为共同输出。

优选地，混合模块中的k层COMS传输门，每层COMS传输门由一个混合选择位控制其导通。

优选地，多路选择模块包括：x个多路选择器。多路选择器包括：k层COMS传输门。第一层为2n个COMS传输门，其中相邻两个COMS传输门为一组，每组的第一个COMS传输门的输入端正向接收外部选路输入信号，每组的第二个COMS传输门的输入端反向接收外部选路输入信号，每组的两个COMS传输门输出端相连，作为整组的共同输出。第二层为n个COMS传输门，其中相邻两个COMS传输门为一组，每组的第一个COMS传输门的输入端与上一层的一组输出正向相连，每组的第二个COMS传输门与上一层的另一组输出反向相连，每组的两个COMS传输门输出端相连，作为整组的共同输出。以此类推，直至第K层为2个COMS传输门，第一个COMS传输门的输入端与上一层的一组输出正向相连，第二个COMS传输门与上一层的另一组输出反向相连，两个COMS传输门输出端相连，作为共同输出。