[发明专利]半导体器件及其制造方法

说明书

一种用于制造半导体器件的方法，在沟道层和隔离绝缘层上方形成栅极结构。在栅极结构的侧面上形成第一侧壁间隔件层。牺牲层形成为使得从牺牲层暴露具有第一侧壁间隔物件层的栅极结构的上部，并且具有第一侧壁间隔件层的栅极结构的底部嵌入到牺牲层中。通过去除第一侧壁间隔件层的至少部分，在栅极结构的底部和牺牲层之间形成间隔。在去除第一侧壁间隔件层之后，通过在栅极结构上方形成第二侧壁间隔件层，在栅极结构的底部和牺牲层之间形成气隙。本发明的实施例还涉及半导体器件。

技术领域

本发明涉及制造半导体集成电路的方法，并且更特别地涉及制造包括鳍式场效应晶体管(FinFET)的半导体器件的方法，以及半导体器件。

背景技术

随着半导体产业引入具有更高性能和更大功能的新一代集成电路(IC)，增加了形成IC的元件的密度，同时减小了IC的组件或元件之间的尺寸和间隔，这导致了各种问题。例如，对于任何两个相邻的导电部件，当导电部件之间的距离减小时，所产生的电容(寄生电容)增加。增加的电容导致功耗的增加和电阻-电容(RC)时间常数的增加，即信号延迟的增加。两个相邻的导电部件之间的电容是填充在导电部件之间的间隔中的绝缘材料的介电常数(k值)的函数(也是，导电部件之间的距离和导电部件的侧面的尺寸之间的函数)。因此，半导体IC性能和功能的持续改进取决于开发具有低k值的绝缘(介电)材料。由于具有最低介电常数的物质是空气(k＝1.0)，因此形成气隙以进一步降低导电层的有效k值。

发明内容

本发明的实施例提供了一种用于制造半导体器件的方法，所述方法包括：在沟道层和隔离绝缘层上方形成栅极结构；在所述栅极结构的侧面上形成第一侧壁间隔件层；形成牺牲层，使得具有所述第一侧壁间隔件层的所述栅极结构的上部从所述牺牲层暴露，并且具有所述第一侧壁间隔件层的所述栅极结构的底部嵌入到所述牺牲层中；通过去除所述第一侧壁间隔件层的至少一部分，在所述栅极结构的底部和所述牺牲层之间形成间隔；以及在去除所述第一侧壁间隔件层之后，通过在所述栅极结构上方形成第二侧壁间隔件层来在所述栅极结构的底部和所述牺牲层之间形成气隙。

本发明的另一实施例提供了一种用于制造半导体器件的方法，所述方法包括：在鳍结构的沟道层和隔离绝缘层上方形成栅极结构；在所述栅极结构的侧面上形成第一侧壁间隔件层，所述第一侧壁间隔件层包括主层；在所述第一侧壁间隔件层上方形成衬垫层，形成牺牲层，使得具有所述第一侧壁间隔件层和所述衬垫层的所述栅极结构的上部从所述牺牲层暴露，并且具有所述第一侧壁间隔件层和所述衬垫层的所述栅极结构的底部嵌入到所述牺牲层中；通过去除所述第一侧壁间隔件层的所述主层在所述栅极结构的底部和所述衬垫层之间形成间隔；以及在去除所述第一侧壁间隔件层之后，通过形成第二侧壁间隔件层在所述栅极结构的底部和所述衬垫层之间形成气隙。

本发明的又一实施例提供了一种半导体器件，包括：栅电极，设置在沟道层和隔离结缘层上方；以及侧壁间隔件层，设置在所述栅电极的相对的主侧面上和所述隔离绝缘层上方，其中：所述侧壁间隔件层包括下层和设置在所述下层上的上层，以及所述下层包括气隙。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A示出根据本发明的实施例的具有与栅电极相邻的气隙的半导体器件的立体图。图1B和图1C示出根据本发明的实施例的具有与栅电极相邻的气隙的半导体器件的截面图和侧视图的混合图。图1D是对应于图1B的区域A1的放大图。

图2A至图2C示出了根据本发明的实施例的半导体器件制造工艺的各个阶段。图2A示出平面(顶部)图，图2B示出对应于图2A的线X1-X1的截面图，并且图2C示出对应于图2A的线Y1-Y1的截面图。

图3A示出根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个阶段。

图3B示出根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个阶段。