[发明专利]一种LED芯片的制备方法及LED芯片

说明书

本申请提供了一种LED芯片的制备方法及LED芯片，其中，该方法包括：分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。本申请实施例降低了LED芯片中外延层的晶格失配度。

技术领域

本申请涉及光电子技术领域，具体而言，涉及一种LED芯片的制备方法及LED芯片。

背景技术

LED芯片一般是由衬底、外延结构和电极组成的，外延结构又包括多个外延层，比如N型层、P型层和发光层，相邻的外延层之间晶格常数的失配度直接影响着LED芯片的质量。

目前LED外延片生长的基本原理是：在一块加热至适当温度的衬底基片(主要有砷化镓、蓝宝石、碳化硅和硅等)上，有控制的输送气态沉积物质到衬底表面，生长出特定单晶薄膜，即目前LED外延结构生长技术主要采用有机金属化学气相沉积方法。

在外延结构的生长过程中，首先选择与需要生长的第一层电极层的晶格匹配的衬底，生长第一层电极层，因为该第一层电极层与衬底的晶格匹配，所以第一层电极层与衬底之间的晶格失配度较低，但是以第一层电极层的晶格为基础，在该第一层电极层之上依次生长其他的外延层时，由于相邻的外延层之间的晶格并不是匹配的，从而会在相邻的外延层之间造成晶格失配，造成LED芯片由于外延结构的晶格失配度高而产生质量问题。

发明内容

有鉴于此，本申请的目的在于提供一种LED芯片的制备方法及装置，以降低LED芯片中外延层的晶格失配度。

第一方面，本申请实施例提供了一种LED芯片的制备方法，包括：

分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；

蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；

依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。

结合第一方面，本申请实施例提供了第一方面的第一种可能的实施方式，所述基底层包括衬底、反射层以及第一接触电极层，其中，所述衬底包括衬底第一接触层以及衬底第二接触层，所述反射层位于所述衬底第一接触层上，所述第一接触电极层位于所述衬底第二接触层上，所述第一接触电极层用于接入电源负极；

在所述P型层上形成与所述P型层电连接的电极层，所述电极层用于接入电源正极。

结合第一方面的第一种可能的实施方式，所述方法还包括：

切割所述衬底第一接触层形成V型接触面；

在所述V型接触面上形成V型反射层。

结合第一方面，本申请实施例提供了第一方面的第三种可能的实施方式，所述发光靶材包括相互独立的势井靶材层和势磊靶材层，形成所述发光层包括：

依次在所述N型层上更替溅射所述势井靶材层和所述势磊靶材层，以在所述N型层和所述P型层之间形成交错排列的势井层和势磊层。

结合第一方面的第一种可能的实施方式，本申请实施例提供了第一方面的第四种可能的实施方式，所述电极层包括形成于所述P型层上的P电极欧姆接触层和形成于所述P电极欧姆层之上的第二接触电极层，所述第二接触电极层用于接入电源正极。

结合第一方面的第四种可能的实施方式，本申请实施例提供了第一方面的第五种可能的实施方式，所述方法还包括：