[发明专利]一种硬件加密卡和加密方法

权利要求书

1.一种硬件加密卡，其特征在于，所述硬件加密卡包括：ZYNQ芯片、第一加密芯片、第二加密芯片、第一USB接口、第二USB接口、DDR3存储单元、EMMC存储单元和随机数生成器，所述ZYNQ芯片包括ARM处理器和FPGA模块，所述ARM处理器和FPGA模块通过高速片内总线连接；所述FPGA模块通过所述第一USB接口与服务器连接，所述FPGA模块还同时与所述第一加密芯片和随机数生成器连接，所述ARM处理器同时与所述第二加密芯片、所述EMMC存储单元和所述第二USB接口连接；

所述第一加密芯片和所述第二加密芯片均提供多种加密算法，且所述第一加密芯片和所述第二加密芯片提供的加密算法不同；所述EMMC存储单元用于存储密钥，所述DDR3存储单元用于在所述硬件加密卡工作过程中缓存密钥；所述第二USB接口用于外接扩展设备；

所述FPGA模块用于接收所述服务器通过所述第一USB接口发送的业务请求包，并从所述业务请求包中解析出运算指令；确定所述运算指令属于所述FPGA模块或者所述ARM处理器处理的运算指令；当所述运算指令属于所述FPGA模块处理的运算指令时，执行所述业务请求包中的运算指令，并生成业务应答包，所述业务应答包包括所述运算指令的执行结果；当所述运算指令属于所述ARM处理器处理的运算指令时，将所述业务请求包发送至所述ARM处理器；

所述ARM处理器用于执行所述业务请求包中的运算指令，并生成业务应答包；将所述业务应答包发送至所述FPGA模块；

所述FPGA模块还用于通过所述第一USB接口向所述服务器发送所述业务应答包；

所述FPGA模块用于确定所述运算指令的类型，当所述运算指令的类型为加解密运算指令时，调用所述第一加密芯片进行加解密运算；所述ARM处理器用于确定所述运算指令的类型，当所述运算指令的类型为加解密运算指令时，调用所述第二加密芯片进行加解密运算。

2.根据权利要求1所述的硬件加密卡，其特征在于，所述第一加密芯片为SM234加密芯片，所述第二加密芯片为AC4384加密芯片。

3.根据权利要求1所述的硬件加密卡，其特征在于，所述第一USB接口为USB3.0通信接口，所述第二USB接口为USB2.0通信接口。

4.根据权利要求1所述的硬件加密卡，其特征在于，所述硬件加密卡还包括管理员IC卡和连接在所述第二USB接口上的USB读卡器，所述管理员IC卡通过所述USB读卡器与所述ARM处理器连接，所述管理员IC卡用于存储管理员认证信息。

5.根据权利要求1所述的硬件加密卡，其特征在于，所述随机数生成器为WNG6物理噪声源芯片。

6.根据权利要求1所述的硬件加密卡，其特征在于，所述DDR3存储单元由两片MT41K256M16HA-125E芯片搭载级联而成。

7.根据权利要求1所述的硬件加密卡，其特征在于，所述EMMC存储单元包括EMMC接口芯片MTFC16GAAAADV。

8.一种加密方法，其特征在于，所述方法由权利要求1-7任一项所述的硬件加密卡执行，所述方法包括：

FPGA模块接收服务器通过第一USB接口发送的业务请求包，并从所述业务请求包中解析出运算指令；

FPGA模块确定所述运算指令属于所述FPGA模块或者ARM处理器处理的运算指令；

当所述运算指令属于所述FPGA模块处理的运算指令时，FPGA模块执行所述业务请求包中的运算指令，并生成业务应答包，所述业务应答包包括所述运算指令的执行结果；当所述运算指令属于所述ARM处理器处理的运算指令时，FPGA模块将所述业务请求包发送至所述ARM处理器；

所述ARM处理器执行所述业务请求包中的运算指令，并生成业务应答包；将所述业务应答包发送至所述FPGA模块；

所述FPGA模块通过所述第一USB接口向所述服务器发送所述业务应答包。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

当所述硬件加密卡上电后，所述ARM处理器执行自检算法：采用预置的标准的明文、密文和密钥数据调用第一加密芯片和第二加密芯片进行加密或解密运算，将运算结果与预期标准结果进行比较；若所述运算结果与所述预期标准结果相同，则所述硬件加密卡通过自检；若所述运算结果与所述预期标准结果不相同，则进行报错。