[发明专利]基于时钟同步局放的前端数据采集及缓存电路、系统及方法

说明书

本发明公开了基于时钟同步局放的前端数据采集及缓存电路、系统及方法，包括AD采样电路，所述AD采样电路均与时钟电路相连，通过时钟电路实现AD采样电路的时钟同步，所述AD采样电路连接至主控电路，所述主控电路与存储器相连；主控电路包括控制模块，所述通过开关控制先进先出缓存模块与存储器控制模块之间的通断，所述控制模块还与时钟同步模块通信，主控电路经过时钟同步接口与纳秒级时钟同步系统进行同步；将本地局放采集终端与时钟同步系统终端在不同时钟下进行同步，并且对本地局放采集终端内同一时钟下的4个通道进行时钟同步，保障了采集数据的有效和可靠性，能全面记录局放信号的特征，从而保障了供电的稳定性，以及电力设备的安全性。

技术领域

本发明涉及数据采集机制及数据缓存技术领域，特别是涉及基于时钟同步局放的前端数据采集及缓存电路、系统及方法。

背景技术

高压电缆线路局部放电量与电力电缆绝缘状况密切相关，局部放电量的变化预示着电缆绝缘中一定存在着可能危及电缆安全运行的缺陷。因此，准确测量局部放电是判断高压电缆绝缘品质的最直观、理想、有效的方法。对运行中的交联电缆线路实施局部放电在线监测，进而分析诊断运行线路中电缆及附件的绝缘缺陷状况，具有重大现实意义。

目前的局放采集终端没有加入时钟同步功能，在现有的系统中前端处理机制和数据缓存方法尤其影响时钟同步的精度，进而影响到局放放电的判定。

因此，关于对局放的前端数据采集及缓存数据处理上存在着不足，尚缺乏相应的解决方案。

发明内容

为了解决现有技术的不足，本发明的目的之一是提供了基于时钟同步局放的前端数据采集及缓存电路，保障了采集数据的有效和可靠性，同时通过缓存电路，能全面记录局放信号的特征，为后期发生局部放电的数据分析提供了可靠有效的数据，从而保障了供电的稳定性，以及电力设备的安全性。

基于时钟同步局放的前端数据采集及缓存电路，包括与若干传感器相连的AD采样电路，所述AD采样电路均与时钟电路相连，通过时钟电路实现AD采样电路的时钟同步，所述AD采样电路连接至主控电路，所述主控电路与存储器相连；

所述主控电路包括控制模块，所述通过开关控制先进先出缓存模块与存储器控制模块之间的通断，所述控制模块还与时钟同步模块通信；

所述主控电路经过时钟同步接口与纳秒级时钟同步系统进行同步；

所述主控电路内部开辟的先进先出缓存模块，用以缓存AD采样电路输出的AD数据，主控电路读取AD采样数据，并分别判断是否满足局部放电信号的触发条件，如果满足触发条件，则记录该时刻，并且开始存储AD采样数据到存储器，存储的数据保证局放信号的完整性。

进一步的，所述基于时钟同步局放的前端数据采集及缓存电路作为数据采集终端与其他数据采集终端时钟同步。

进一步的，所述主控电路通过通信接口与上位机通信，所述触发条件包括通过上位机软件设定的阈值或采样时刻。

基于时钟同步局放的前端数据采集及缓存电路的工作方法，包括：

主控电路与纳秒级时钟同步系统的同步；

各通道采集电路的AD采样电路通过与同一时钟电路相连实现不同通道之间AD采样电路时钟同步；

全面记录并缓存有效的局放数据信息；

进一步的，所述主控电路的FPGA芯片内部有独立的时钟同步模块，通过时钟同步接口与纳秒级时钟同步局放系统进行同步，以保证采用本电路的终端与其他时钟同步局放高速采集终端的时钟同步。

进一步的，所述AD采样电路在同一时钟的驱动下，在时钟的同一相位进行信号采样，以保证通道内采集信号的时钟同步。

进一步的，所述全面记录并缓存有效的局放数据信息时，对应的策略是：