[发明专利]集成电路转接板及其制备方法在审
申请号: | 201711351066.5 | 申请日: | 2017-12-15 |
公开(公告)号: | CN108321145A | 公开(公告)日: | 2018-07-24 |
发明(设计)人: | 李妤晨 | 申请(专利权)人: | 西安科技大学 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L21/48;H01L23/538 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 李斌 |
地址: | 710054 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多晶硅材料 二极管 硅基衬 隔离沟槽 器件沟槽 转接板 制备 集成电路 制作 二氧化硅材料 填充隔离沟槽 金属互连线 抗静电能力 层叠封装 掺杂气体 阳极表面 原位掺杂 上表面 凸点 去除 填充 芯片 引入 加工 | ||
1.一种集成电路转接板的制备方法,其特征在于,包括:
(a)选取硅基衬底;
(b)在所述硅基衬底上制作TSV孔、隔离沟槽及器件沟槽,其中,所述隔离沟槽位于所述TSV孔与所述器件沟槽之间;
(c)利用二氧化硅材料填充所述隔离沟槽;
(d)利用多晶硅材料填充所述TSV孔,并引入掺杂气体对所述多晶硅材料进行原位掺杂;
(e)在所述器件沟槽中制作二极管;
(f)在所述多晶硅材料上表面及所述二极管的阳极表面制作金属互连线以使所述多晶硅材料与所述二极管相连接;
(g)去除所述硅基衬底底部部分材料,使所述硅基衬底底部露出所述TSV孔与所述隔离沟槽;
(h)在所述多晶硅材料与所述N型区域底部制作凸点。
2.根据权利要求1所述的制备方法,其特征在于,步骤(b)包括:
(b1)利用CVD工艺,在所述硅基衬底上生长二氧化硅层;
(b2)利用光刻工艺,在所述二氧化硅层上制作第一待刻蚀区域、第二待刻蚀区域及第三待刻蚀区域;
(b3)利用深度反应离子刻蚀工艺,在所述第一待刻蚀区域、所述第二待刻蚀区域及所述第三待刻蚀区域刻蚀所述硅基衬底,分别形成所述TSV孔、所述隔离沟槽及所述器件沟槽。
3.根据权利要求1所述的制备方法,其特征在于,在步骤(c)之前还包括:
(x1)利用热氧化工艺,在所述TSV孔、所述隔离沟槽及所述器件沟槽的内壁形成氧化层;
(x2)利用湿法刻蚀工艺,选择性刻蚀所述氧化层以使所述TSV孔、所述隔离沟槽及所述器件沟槽的内壁平整。
4.根据权利要求1所述的制备方法,其特征在于,步骤(c)包括:
(c1)利用光刻工艺,在所述硅基衬底表面形成隔离沟槽填充区域;
(c2)利用化学气相淀积工艺,通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。
5.根据权利要求1所述的制备方法,其特征在于,步骤(d)包括:
(d1)利用光刻工艺,在所述硅基衬底表面形成TSV孔填充区域;
(d2)利用化学气相淀积工艺,通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料,并引入掺杂气体对所述多晶硅材料进行原位掺杂。
6.根据权利要求1所述的制备方法,其特征在于,步骤(e)包括:
(e1)利用光刻工艺,在所述硅基衬底表面形成器件沟槽填充区域;
(e2)利用CVD工艺与离子掺杂工艺,通过所述器件沟槽填充区域在所述器件沟槽底部淀积厚度为20μm~40μm、掺杂浓度为5×1018cm-3的N+区;
(e3)利用CVD工艺与离子掺杂工艺,通过所述器件沟槽填充区域在所述N+区上淀积厚度为40μm~80μm、掺杂浓度为2×1014cm-3的N-区;
(e4)利用CVD工艺与离子掺杂工艺,通过所述器件沟槽填充区域在所述N-区上淀积厚度为20μm~40μm、掺杂浓度为5×1018cm-3的P+区,其中,所述N+区、所述N-区及所述P+区形成所述二极管。
7.根据权利要求6所述的制备方法,其特征在于,步骤(f)包括:
(f1)在所述多晶硅材料与所述P+区表面制作上钨插塞;
(f2)在所述上钨插塞表面制作所述金属互连线以使所述多晶硅材料与所述二极管相连接。
8.根据权利要求6所述的制备方法,其特征在于,步骤(g)包括:
(g1)利用机械磨削工艺,去除所述硅基衬底下部部分材料;
(g2)利用化学机械抛光工艺,对所述硅基衬底下表面进行平整化处理,使所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述N+区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安科技大学,未经西安科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711351066.5/1.html,转载请声明来源钻瓜专利网。