[发明专利]基于BJT的集成电路抗静电转接板及其制备方法有效
申请号: | 201711351330.5 | 申请日: | 2017-12-15 |
公开(公告)号: | CN108109959B | 公开(公告)日: | 2021-07-27 |
发明(设计)人: | 冉文方 | 申请(专利权)人: | 西安科锐盛创新科技有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/538;H01L27/02 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 李斌 |
地址: | 710065 陕西省西安市高新区高新路86号*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 bjt 集成电路 抗静电 转接 及其 制备 方法 | ||
1.一种基于BJT的集成电路抗静电转接板的制备方法,其特征在于,包括:
(a)选取衬底;
(b)在所述衬底中制作BJT、TSV孔及隔离沟槽,所述TSV孔与所述隔离沟槽的深度一致,步骤(b)包括:
(b11)采用光刻工艺,在所述衬底上制作第一待刻蚀区域;
(b12)采用干法刻蚀工艺,在所述第一待刻蚀区域刻蚀所述衬底,形成器件沟槽;
(b13)采用CVD工艺,在所述器件沟槽中淀积硅材料;
(b14)对所述硅材料进行掺杂以形成所述BJT的基区;
(b15)采用带胶离子注入工艺,在所述基区中第一指定区域进行P+离子注入以形成基区接触区;
(b16)采用带胶离子注入工艺,在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区;
(b17)采用带胶离子注入工艺,在所述衬底中的基区下方进行N+离子注入以形成所述BJT的集电区;
(b21)采用光刻工艺,在所述衬底上制作第二待刻蚀区域与第三待刻蚀区域;
(b22)采用深度反应离子刻蚀工艺,在所述第二待刻蚀区域与所述第三待刻蚀区域刻蚀所述衬底,分别形成所述TSV孔与所述隔离沟槽;
(b23)采用等离子增强化学气相淀积工艺,在所述TSV孔与隔离沟槽内壁淀积二氧化硅材料作为绝缘层;
(b24)采用湿法刻蚀工艺,选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整;
(b25)采用化学气相淀积工艺,在所述隔离沟槽中填充二氧化硅材料;
(b26)采用物理气相淀积工艺,在所述TSV孔中填充铜材料;
(c)在所述TSV孔与所述BJT上表面制作金属互连线以使所述TSV孔与所述BJT相连接,其中,所述金属互连线围绕成螺旋状;
(d)去除所述衬底底部部分材料,以在所述衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT;
(e)在所述TSV孔与所述BJT下表面制作凸点;
所述隔离沟槽内填充有SiO2,所述BJT周边被SiO2绝缘层包围,所述TSV孔内填充有铜材料。
2.根据权利要求1所述的制备方法,其特征在于,所述衬底为N型硅基衬底。
3.根据权利要求1所述的制备方法,其特征在于,步骤(c)包括:
(c1)采用化学气相淀积工艺,在所述TSV孔与所述BJT上表面淀积钨材料作为第一插塞;
(c2)采用电化学镀铜工艺,在所述第一插塞表面生长铜材料作为金属互连线以使所述TSV孔与所述BJT相连接。
4.根据权利要求1所述的制备方法,其特征在于,步骤(d)包括:
(d1)采用机械磨削工艺,对所述衬底进行减薄处理;
(d2)采用化学机械抛光工艺,对所述衬底底部进行平整化处理,以露出所述TSV孔、所述隔离沟槽及所述BJT。
5.根据权利要求4所述的制备方法,其特征在于,步骤(e)包括:
(e1)采用化学气相淀积工艺,在所述TSV孔与所述BJT下表面淀积钨材料作为第二插塞;
(e2)采用电化学镀铜工艺,在述第二插塞表面生长铜材料作为凸点。
6.一种基于BJT的集成电路抗静电转接板,其特征在于,包括衬底、TSV孔、隔离槽、BJT、插塞、金属互连线、凸点及钝化层;其中,所述集成电路抗静电转接板由权利要求1~5任一项所述的方法制备形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司,未经西安科锐盛创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711351330.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造