[发明专利]集成电路抗静电转接板在审
| 申请号： | 201711352566.0 | 申请日： | 2017-12-15 |
| 公开（公告）号： | CN108109962A | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 冉文方 | 申请（专利权）人： | 西安科锐盛创新科技有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/48 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 李斌 |
| 地址： | 710065 陕西省西安市高新区高新路86号*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 硅基衬 隔离沟槽 二极管 隔离层 抗静电 集成电路 多晶硅材料 转接板 插塞 竖直 填充 二氧化硅材料 抗静电能力 层叠封装 转接 互连线 贯穿 凸点 芯片 | ||
1.一种集成电路抗静电转接板(10)，其特征在于，包括：硅基衬底(11)、TSV孔(12)、隔离沟槽(13)、二极管(14)、插塞(15)、互连线(16)、凸点(17)及钝化层(18)；
所述TSV孔(12)竖直贯穿于所述硅基衬底(11)且所述TSV孔(12)中填充多晶硅材料；
所述隔离沟槽(13)竖直贯穿于所述硅基衬底(11)且所述隔离沟槽(13)中填充二氧化硅材料；
所述二极管(14)设置于所述硅基衬底(11)内且与所述TSV孔(12)分别位于所述隔离沟槽(13)两侧；
所述钝化层(18)分别设置于所述硅基衬底(11)相对的表面；
所述插塞(15)分别设置于所述钝化层(18)中并位于所述多晶硅材料、所述二极管(14)表面；
所述互连线(16)设置于所述钝化层(18)中并经所述插塞(15)与所述多晶硅材料与所述二极管(14)的P区相连接；
所述凸点(17)分别设置于所述钝化层(18)中并经所述插塞(15)与所述多晶硅材料及所述二极管(14)的N区相连接。
2.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述硅基衬底(11)的晶向为(100)、(110)或者(111)，掺杂浓度为10
3.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述多晶硅材料的掺杂杂质为磷，掺杂浓度为2×10
4.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述二极管(14)的P区的掺杂杂质为硼，掺杂浓度为5×10
5.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述二极管(14)的N区的掺杂杂质为磷，掺杂浓度为5×10
6.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述插塞(15)的材料为钨。
7.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述互连线(16)的材料为铜。
8.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述凸点(17)的材料为铜。
9.根据权利要求1所述的集成电路抗静电转接板，其特征在于，所述钝化层(18)的材料为二氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司，未经西安科锐盛创新科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711352566.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
