[发明专利]自举采样开关电路、采样保持电路及时间交织型ADC

权利要求书

1.一种自举采样开关电路，用于时间交织型ADC，所述自举采样开关电路包括电荷泵、第一电容、第一NMOS管和第一PMOS管，其特征在于，所述自举采样开关电路还包括第一时钟输入端、选通输入端、时钟输出端、占空比调整电路、同步电路、第二NMOS管和第三NMOS管；

所述选通输入端用于接入所述时间交织型ADC的子ADC的采样选择信号，所述第一时钟输入端用于接入所述时间交织型ADC的系统时钟，所述时钟输出端用于输出采样时钟信号，所述采样时钟信号用于控制所述子ADC的采样保持电路的采样开关；

所述占空比调整电路包括第一输入端和第一输出端，所述第一输入端与所述第一时钟输入端电连接，所述占空比调整电路用于将所述第一输入端输入的信号的占空比调大后输出至所述第一输出端；所述第一输出端输出的信号与所述第一输入端接入的信号的周期相同，所述第一输出端输出的信号的下降沿与所述第一输入端接入的信号的上升沿一致；

所述同步电路包括数据输入端、第二时钟输入端和数据输出端，所述数据输入端与所述选通输入端电连接，所述第二时钟输入端与所述第一时钟输入端电连接；所述数据输出端与所述电荷泵的输入端以及所述第二NMOS管的栅极电连接；所述同步电路用于采用所述第二时钟输入端输入的信号对所述数据输入端输入的信号进行同步触发，并将同步触发后的信号输出至所述数据输出端；

所述电荷泵的输出端与所述第一NMOS管的栅极电连接；

所述第一电容的一端、所述第二NMOS管的源极与所述数据输出端电连接；

所述第一PMOS管的漏极、所述第三NMOS管的漏极及所述第二NMOS管的漏极与所述时钟输出端电连接；

所述数据输出端输出的信号取反后接至所述第三NMOS管的栅极，所述第三NMOS管的源极接地；

所述占空比调整电路还包括反向延时器和与非门，所述与非门的一输入端以及所述反向延时器的输入端与所述第一输入端电连接，所述反向延时器的输出端与所述与非门的另一输入端电连接，所述与非门的输出端与所述第一输出端电连接。

2.如权利要求1所述的自举采样开关电路，其特征在于，所述第一NMOS管的源极、所述第一电容的另一端及所述第一PMOS管的源极电连接，所述第一NMOS管的漏极、所述第一PMOS管的栅极以及所述电荷泵均接入一偏置电压。

3.如权利要求1所述的自举采样开关电路，其特征在于，所述同步电路为一D触发器。

4.如权利要求3所述的自举采样开关电路，其特征在于，所述D触发器包括D输入端、CK输入端、Q输出端和输出端，所述D输入端与所述数据输入端电连接，所述CK输入端与所述第二时钟输入端电连接，所述Q输出端与所述数据输出端电连接，所述输出端接至所述第三NMOS管的栅极。

5.如权利要求1所述的自举采样开关电路，其特征在于，所述第二NMOS管为二进制尺寸的NMOS管阵列，所述NMOS管阵列中每个NMOS管为阵列NMOS管，所述阵列NMOS管的栅极与一与门的输出端电连接，所述与门的一输入端与所述数据输出端电连接，所述与门的另一输入端接入一第一控制信号，所述第一控制信号用于控制对应的所述阵列NMOS管是否选中。

6.如权利要求1所述的自举采样开关电路，其特征在于，所述第一电容为二进制电容阵列，所述二进制电容阵列的等效容值可调。

7.如权利要求6所述的自举采样开关电路，其特征在于，所述二进制电容阵列中每个阵列电容通过一第二控制信号控制是否选中，被选中的所述阵列电容在所述数据输出端输出的信号为高时跟随所述第一输出端输出的信号充电或放电，未选中的所述阵列电容接地。

8.一种采样保持电路，用于时间交织型ADC中的子ADC，其特征在于，所述采样保持电路包括采样开关和如权利要求1至7任一项所述的自举采样开关电路，所述时钟输出端输出的所述采样时钟信号用于控制所述采样开关。

9.一种时间交织型ADC，包括若干子ADC，其特征在于，每个所述子ADC包括如权利要求8所述的采样保持电路。