[发明专利]基于片上嵌入式微系统及其内部FPGA资源内建自测试方法

权利要求书

1.一种基于片上嵌入式微系统的芯片内部FPGA资源内建自测试方法，其特征在于：嵌入式微系统芯片包含内部处理器单元和FPGA，存储器部件可位于微系统芯片内或芯片外部；内部处理器单元实现基本的控制和运算，通过自身的IO管脚实现对FPGA的快速加载；

步骤如下：

(1)将FPGA资源测试所需的测试文件和内部处理器的运行程序存储于微系统的相应存储器中；FPGA资源测试所需的硬件测试平台除包含基于片上嵌入式微系统和存储器件外，还需外围电路提供电信号、地信号、时钟信号，并实现板级互联；存储于存储器中的测试文件能够根据测试需求实现在线更新，而不必更改硬件，极大提高了测试方案的灵活性和通用性；

(2)上电后，内部处理器从存储器中加载运行程序，并将FPGA的测试文件读出，模拟SelectMAP时序将测试文件分时加载到FPGA中，根据测试文件固化FPGA资源；

(3)FPGA资源测试时，内部处理器提供资源测试所需信号，并根据测试文件固化的FPGA资源进行相应测试，得到并检测测试输出信号；

FPGA资源的测试包括CLB，BlockRAM，IO；

FPGA内部的资源CLB的测试方法如下：

(1)FPGA内部的CLB测试时，通过原语将CLB内部LUT和锁存器例化；

(2)将CLB同一列的所有Slice串行连接，将所有CLB例化成若干条串行链，通过内部处理器给串行链提供高低电平信号，并检测串行链的输出；

FPGA内部的资源BlockRAM的测试方法如下：

(1)FPGA内部的BlockRAM测试时，将BlockRAM分别例化成不同位宽的存储器模块；

(2)内部处理器通过March C算法实现对BlockRAM例化成的存储器模块测试，算法对应的测试信号通过内部处理器提供；

FPGA内部的资源IO的测试方法如下：

(1)FPGA内部的IO测试时，将所有可测IO分别例化成输入、输出和三态；

(2)例化IO内部所有锁存器和MUX单元，每4个IO为一组进行测试，测试所需输入输出信号同样由内部处理器提供。

2.一种基于片上嵌入式微系统，其特征在于包括：内部处理器、FPGA；内部处理器和FPGA通过内部总线实现互联；内部处理器能够控制FPGA进行资源测试，提供资源测试，并检测资源测试输出信号；

对FPGA资源的测试包括CLB，BlockRAM，IO资源，结合具体资源的测试方法，每种资源对应多个测试文件，测试时依次加载到FPGA中；

相应存储器为ROM；存储器ROM设置于基于片上嵌入式微系统内部；存储器还存储了内部处理器的运行程序；

FPGA测试所需的测试文件是以Bit文件存储于相应存储器中；

嵌入式微系统芯片包含内部处理器单元和FPGA，存储器部件可位于微系统芯片内或芯片外部；内部处理器单元实现基本的控制和运算，通过自身的IO管脚实现对FPGA的快速加载；上电后，内部处理器从存储器中加载运行程序，并将FPGA的测试文件读出，模拟SelectMAP时序将测试文件分时加载到FPGA中，根据测试文件固化FPGA资源；FPGA资源测试时，内部处理器提供资源测试所需信号，并根据测试文件固化的FPGA资源进行相应测试，得到并检测测试输出信号；

FPGA资源测试所需的硬件测试平台除包含基于片上嵌入式微系统和存储器件外，还需外围电路提供电信号、地信号、时钟信号，并实现板级互联；

存储于存储器中的测试文件能够根据测试需求实现在线更新，而不必更改硬件，极大提高了测试方案的灵活性和通用性；

FPGA资源的测试包括CLB，BlockRAM，IO；

FPGA内部的资源CLB的测试方法如下：

(1)FPGA内部的CLB测试时，通过原语将CLB内部LUT和锁存器例化；

(2)将CLB同一列的所有Slice串行连接，将所有CLB例化成若干条串行链，通过内部处理器给串行链提供高低电平信号，并检测串行链的输出；

FPGA内部的资源BlockRAM的测试方法如下：

(1)FPGA内部的BlockRAM测试时，将BlockRAM分别例化成不同位宽的存储器模块；

(2)内部处理器通过March C算法实现对BlockRAM例化成的存储器模块测试，算法对应的测试信号通过内部处理器提供；

FPGA内部的资源IO的测试方法如下：

(1)FPGA内部的IO测试时，将所有可测IO分别例化成输入、输出和三态；

(2)例化IO内部所有锁存器和MUX单元，每4个IO为一组进行测试，测试所需输入输出信号同样由内部处理器提供。

3.根据权利要求2所述的一种基于片上嵌入式微系统，其特征在于，存储器使用基于片上嵌入式微系统外部的ROM。