[发明专利]基于片上嵌入式微系统及其内部FPGA资源内建自测试方法

说明书

一种基于片上嵌入式微系统及其内部FPGA资源内建自测试方法，针对微系统芯片内部FPGA资源进行测试。考虑单片FPGA资源利用率的限制，每种待测资源分别对应多个测试文件，所有测试文件存储于嵌入式微系统存储器中。依据测试顺序，通过嵌入式微系统内部处理器模拟SelectMAP时序将测试文件分时加载。测试文件还可通过内部处理器实现在线更新。测试过程中对应的FPGA输入输出信号亦由微系统内部处理器提供或检测。本发明方法依靠微系统芯片自身资源实现对微系统内部FPGA的功能测试，无需外部复杂的控制和存储器件，亦不需要大型测试设备，极大简化了系统设计。采用SelectMap模式加载，测试效率得到大幅提高。测试文件还可在线更新，使得测试系统更加灵活。

技术领域

本发明涉及一种基于片上嵌入式微系统及其内部FPGA资源内建自测试方法，特别是一种基于片上嵌入式微系统及一种基于片上嵌入式微系统的包含内部处理器单元和FPGA单元的FPGA资源测试方法，属于集成电路设计领域。

背景技术

随着集成电路和电子技术的发展，集成电路的集成化、小型化、低功耗、高可靠需求日趋强烈。传统将处理器、FPGA、存储等分立资源全部集成于板上的方式，使得电子系统体积大，功耗高，设计复杂，不利于系统集成和应用。近年来，将处理器、FPGA、存储等分立器件集成于同一片上的嵌入式微系统芯片发展迅速，有效解决了分立器件带来的问题。

将多种器件全部集成于同一芯片，芯片功能更加完善，但另一方面复杂的系统使得整个微系统芯片的测试更加困难。传统的自动化测试设备(ATE)针对的大都是单一功能的集成电路，后期开发的全功能测试系统是将芯片的不同功能分别测试，特别是针对微系统内部的FPGA资源，需借助外部FPGA复杂的控制逻辑并辅以微系统芯片内部处理器，没有有效利用微系统芯片自身的资源，使得测试系统复杂，价格昂贵，且最终的测试覆盖不全，测试效率不高。

发明内容

本发明中技术解决的问题是：针对传统测试方法所需测试系统复杂，价格昂贵，测试覆盖率不高，测试效率低的问题，提出一种基于片上嵌入式微系统及其内部FPGA资源内建自测试方法，该方法在不加大微系统芯片设计复杂度的情况下，提高了微系统芯片FPGA资源的测试覆盖率，简化了测试系统的硬件设计，加快了FPGA资源的测试速度，提高了测试效率。

本发明的技术解决方案是：一种基于片上嵌入式微系统及其内部FPGA资源内建自测试方法，步骤如下：

(1)将FPGA资源测试所需的测试文件和内部处理器的运行程序存储于微系统的相应存储器中；

(2)上电后，内部处理器从存储器中加载运行程序，并将FPGA的测试文件读出，模拟SelectMAP时序将测试文件分时加载到FPGA中，根据测试文件固化FPGA资源；

(3)FPGA资源测试时，内部处理器提供资源测试所需信号，并根据测试文件固化的FPGA资源进行相应测试，得到并检测测试输出信号。

所述嵌入式微系统芯片包含内部处理器单元和FPGA，存储器部件可位于微系统芯片内或芯片外部；内部处理器单元实现基本的控制和运算，通过自身的IO管脚实现对FPGA的快速加载。

FPGA资源测试所需的硬件测试平台除包含基于片上嵌入式微系统和存储器件外，还需外围电路提供电信号、地信号、时钟信号，并实现板级互联。

存储于存储器中的测试文件能够根据测试需求实现在线更新，而不必更改硬件，极大提高了测试方案的灵活性和通用性。

FPGA资源的测试包括CLB，BlockRAM，IO。

FPGA内部的资源CLB的测试方法如下：

(1)FPGA内部的CLB测试时，通过原语将CLB内部LUT和锁存器例化；