[发明专利]低等待时间先进先出（FIFO）缓存

权利要求书

1.一种用于路由数据的缓存，包括：

缓存输入；

缓存输出；

第一子缓存，被配置用于存储从所述缓存输入接收的数据；

第二子缓存，被配置用于存储从所述缓存输入或所述第一子缓存接收的数据，并且以与在所述缓存输入处接收数据相同的顺序将数据输出到所述缓存输出，所述第二子缓存具有一个存储位置的容量，其中所述第二子缓存的等待时间小于所述第一子缓存的等待时间；

公共计数器，被配置用于指示所述第一子缓存是否为空、以及所述第二子缓存是否为满，其中所述公共计数器指示所述第一子缓存和所述第二子缓存的总缓存大小，当数据在所述缓存输入处被接收时所述公共计数器递增，并且其中当数据从所述缓存输出被输出时所述公共计数器递减；

其中缓存控制逻辑被配置用于当所述公共计数器指示所述第一子缓存为空时，通过旁路所述第一子缓存而从所述缓存输入向所述第二子缓存路由数据；

其中所述缓存控制逻辑还被配置用于当所述公共计数器指示所述第二子缓存为满或者当所述第一子缓存不为空时，从所述缓存输入向所述第一子缓存路由数据，

其中所述缓存控制逻辑还被配置用于当公共计数器指示所述第二子缓存不为满时，从所述第一子缓存向所述第二子缓存路由数据；

其中所述缓存控制逻辑还被配置用于当由所述缓存控制逻辑接收数据请求时，从所述第二子缓存向所述缓存输出路由数据；以及

其中所述第一子缓存包括输出比接收到数据请求之后一个周期多的数据的先进先出(FIFO)队列，并且其中所述第二子缓存被配置用于在接收到数据请求之后一个时钟周期内将数据输出到所述缓存输出。

2.根据权利要求1所述的缓存，其中所述第一子缓存和所述第二子缓存是不同类型的独立先进先出(FIFO)队列。

3.根据权利要求1所述的缓存，其中所述第二子缓存是具有所述缓存输出所响应于的采样器输出的采样器，所述采样器输出直接连接到所述缓存输出。

4.根据权利要求1所述的缓存，其中所述第一子缓存包括触发器存储器位置的阵列，其中所述第一子缓存跟踪哪个所述触发器存储器位置在所述FIFO队列前面，其中第一子缓存被配置用于访问在所述FIFO队列前面的所述触发器存储器位置，用于在接收到读命令时向所述第二子缓存传送数据。

5.根据权利要求1所述的缓存，其中所述第一子缓存包括随机访问存储器，其中所述第一子缓存跟踪所述随机访问存储器的哪个存储器位置在所述FIFO队列前面，其中所述第一子缓存被配置用于访问在所述FIFO队列前面的所述随机访问存储器位置，用于在接收到读命令时向所述第二子缓存传送。

6.根据权利要求1所述的缓存，还包括：

随机访问存储器预缓存，被配置用于选择性地向所述第一子缓存和所述第二子缓存传送数据；以及

第二控制逻辑，被配置用于：

当所述第一子缓存和所述第二子缓存包含比所述预缓存的时钟周期等待时间少的数据值时，将数据路由到所述第一子缓存或所述第二子缓存；

当所述第一子缓存和所述第二子缓存包含比所述预缓存的所述时钟周期等待时间多的数据值时，将数据路由到所述预缓存；以及

当所述第一子缓存不为空时，从所述预缓存向所述第一子缓存路由数据。

7.根据权利要求6所述的缓存，其中所述第二控制逻辑使用第二计数器确定所述第一子缓存和所述第二子缓存是否包含比所述预缓存的时钟周期等待时间少的数据值。

8.根据权利要求1所述的缓存，还包括：

预采样器，被配置用于向所述第一子缓存、所述第二子缓存和所述缓存输出传送数据；以及

第二控制逻辑，被配置用于：

当所述第一子缓存和所述第二子缓存为空时，从所述预采样器向所述缓存输出路由数据；

当所述第一子缓存和所述第二子缓存中至少一个不为空时，从所述预采样器向所述第一子缓存或所述第二子缓存路由数据。

9.根据权利要求8所述的缓存，其中所述控制逻辑和所述第二控制逻辑使用单个计数器确定所述第一子缓存和所述第二子缓存的状态。