[发明专利]一种用于铝制程芯片的均匀去层方法

说明书

本发明公开了一种用于铝制程芯片的均匀去层方法，包括：获取芯片的层厚度信息，层厚度信息包括金属布线层厚度、介质通孔层厚度和阻挡层厚度；根据层厚度信息和刻蚀速率确定第一刻蚀时间，并在预设的刻蚀气体内刻蚀第一阻挡层，第一阻挡层为位于金属布线层外表面侧的阻挡层；利用橡皮磨除金属布线层；在刻蚀气体内刻蚀第二阻挡层，第二阻挡层为位于金属布线层内表面侧的阻挡层。该方法将橡皮作为磨除金属布线层的工具，可以选择性刻蚀铝，避免了过孔现象和边缘效应。

技术领域

本发明涉及芯片失效分析技术领域，特别涉及一种用于铝制程芯片的均匀去层方法。

背景技术

芯片是由多层金属布线结构与介质通孔层结构构成，而金属布线层为三层相同结构，如图1所示，其中M1-M6分别表示六个层，M1为最靠近机器层的第一层，以此类推。当芯片内部失效时，需要对芯片逐层去层以分析失效原因；而进行芯片电路细节分析时，同样需要对芯片逐层去层以观察芯片内部结构。芯片去层是指将芯片的金属层及金属层上的介质通孔层(或钝化层)平整的移除，失效分析领域需保证失效区域的平整性，而芯片电路细节分析领域则需要保证整个芯片的平整性。

现有技术分为两大方向：刻蚀磨抛法主要应用于失效分析领域，通过RIE(Reactive Ion Etching，反应离子刻蚀)刻蚀介质通孔层(或钝化层)，再通过CMP(Chemical Mechanical polishing，化学机械研磨)方式研磨金属层及阻挡层(钛Ti)，直至整层磨除；该方法的特点是边缘效应非常重，容易导致芯片表面错层(芯片表面不是同一层金属层)，但不会引入其他影响芯片状态的因素。刻蚀腐蚀磨抛法主要应用于电路细节分析领域，通过RIE刻蚀介质通孔层(或钝化层)，使用酸液或碱液反应铝层，再使用CMP方式研磨阻挡层，直至整层磨除；该方法由于分析的芯片均合格品，仅需要对芯片内部信息保留完成即可，所以引入酸碱等化学物质只要对芯片细节电路分析无影响即可。该方法的特点是边缘效应程度视工程师能力而定，存在较大的不确定，同时酸碱反应时容易导致掉孔(通孔腐蚀)，影响芯片电路细节分析。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：

刻蚀磨抛法主要问题是边缘效应过重导致的错层问题，由于CMP磨抛过程中，边缘磨抛速度始终大于中间磨抛速度，而需要磨除的金属层比较厚以及阻挡层比较耐磨，所以在去层过程中，由于边缘的磨抛速度远大于中间金属的磨抛速度，从而边缘金属层处于比较低层次，即出现错层。经长期实验证实，几乎每磨除两层金属就会导致边缘金属层和中间金属层相差一层。如芯片出现相距距离较大的两个失效点时，该方法存在很大的弊端。

刻蚀腐蚀磨抛法主要问题是容易导致掉孔问题和边缘效应问题。掉孔问题是由于使用酸液或碱液反应铝层时，如酸碱溶液的浓度、温度、反应时间把控不当时容易出现通孔被腐蚀的现象，即掉孔。掉孔会导致工程师在提取电路时无法有效判断金属线之间的连接关系，影响电路功能判断。边缘效应问题是使用CMP磨抛阻挡层过程中，边缘磨抛速度始终大于中间磨抛速度，所以在去层过程中会导致层层传递的现象，当累积到一定程度时，边缘金属层上的介质层就会比芯片中间金属层的介质层薄很多，容易导致边缘孔被磨除甚至错层。由于电路细节分析需要非常完整的整层效果，所以，磨抛很大程度上受工程师的经验影响，可控度比较低。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种用于铝制程芯片的均匀去层方法，从而克服现有的缺陷。