[发明专利]紧凑的占空比校正装置及通信系统

权利要求书

1.一种占空比校正装置，包括：

输入端子，用于接收输入时钟信号，所述输入时钟信号由第一占空比和信号频率表征；

第一晶体管，包括第一栅极端子和第一漏极端子，所述第一栅极端子耦接至所述输入端子；

第二晶体管，包括第二栅极端子和第二漏极端子，所述第二栅极端子耦接至所述输入端子；

输出端子，用于输出校正过的时钟信号，所述输出端子耦接至所述第一漏极端子和所述第二漏极端子，所述校正过的时钟信号由第二占空比表征，所述第二占空比比所述第一占空比更接近50％；

占空比传感器，耦接至所述输出端子并且被配置为生成第一校正信号，所述第一校正信号相对于所述输入时钟信号是反相的；

DAC，被配置为基于数字控制信号生成控制电压；以及

占空比校正器，被配置为使用至少所述控制电压和所述第一校正信号生成第二校正信号，所述第二校正信号被耦合至所述输出端子。

2.根据权利要求1所述的装置，其中，所述第一晶体管包括PMOS晶体管并且所述第二晶体管包括NMOS晶体管。

3.根据权利要求1所述的装置，其中，所述占空比传感器包括第一反相器和第二反相器。

4.根据权利要求1所述的装置，其中，所述占空比校正器包括：

第三晶体管，包括第三栅极端子和第三漏极端子，所述第三栅极端子耦接至所述第一校正信号；

第四晶体管，包括第四栅极端子和第四漏极端子，所述第四栅极端子耦接至所述第一校正信号。

5.根据权利要求4所述的装置，其中，所述占空比校正器进一步包括：

第五晶体管，包括第五栅极端子和第五漏极端子，所述第五栅极端子耦接至所述控制电压；

第六晶体管，包括第六栅极端子和第六漏极端子，所述第六栅极端子耦接至所述控制电压。

6.根据权利要求4所述的装置，其中，所述第三漏极端子和所述第四漏极端子耦接至所述输出端子。

7.根据权利要求4所述的装置，其中：

所述第一晶体管的大小由第一面积表征；

所述第三晶体管的大小由第二面积表征，所述第二面积小于所述第一面积。

8.根据权利要求6所述的装置，其中，所述第五漏极端子耦接至所述第三晶体管并且所述第六漏极端子耦接至所述第四晶体管。

9.根据权利要求1所述的装置，其中，所述占空比传感器与工作频率相关联，所述占空比传感器的工作频率低于所述信号频率。

10.一种通信系统，包括：

通信信道，用于接收数据信号；

信号处理模块，被配置为均衡所述数据信号；

时钟数据恢复装置，被配置为基于处理过的所述数据信号生成第一时钟信号；

占空比校正装置，被配置为基于所述第一时钟信号生成校正过的时钟信号，其中，所述占空比校正装置包括：

输入端子，用于接收所述第一时钟信号；

第一对晶体管，被配置为经由所述输入端子接收所述第一时钟信号并且输出第二时钟信号；

输出节点，耦接至所述第二时钟信号；

占空比传感器，被配置为基于所述第二时钟信号生成第一校正信号；以及

占空比校正器，被配置为基于所述第一校正信号生成第二校正信号，所述占空比校正器包括第二对晶体管，所述第二校正信号耦合至所述输出节点。

11.根据权利要求10所述的系统，其中，所述信号处理模块包括连续时间线性均衡器。

12.根据权利要求10所述的系统，其中，所述信号处理模块进一步包括可变增益放大器。

13.根据权利要求10所述的系统，其中，所述时钟数据恢复装置被配置为生成四个时钟相位。