[发明专利]紧凑的占空比校正装置及通信系统

说明书

本发明提供了紧凑的占空比校正装置及通信系统，涉及用于时钟信号的占空比校正的技术。输入时钟信号通过一对输出晶体管，该输出晶体管基于输入时钟信号提供输出时钟信号。占空比传感器基于输出时钟信号生成第一校正信号。第一校正信号至少部分地与输出时钟信号相反。占空比校正器基于第一校正信号生成第二校正信号。占空比校正器包括用于生成第二校正信号的两个或更多个晶体管。第二校正信号被施加到输出时钟信号。也存在其他实施方式。

技术领域

本发明涉及数据通信。

背景技术

在过去的几十年，通信网络的使用迅猛发展。因为对数据和数据传输的高要求，需要改善现有的数据通信系统来解决这些需求。对于高数据通信应用，经常需要占空比校正。

发明内容

本发明涉及数据通信。更具体地，本发明的实施方式提供了用于时钟信号的占空比校正的技术。输入时钟信号通过一对输出晶体管，这对输出晶体管基于输入时钟信号提供输出时钟信号。占空比传感器基于输出时钟信号生成第一校正信号。第一校正信号至少部分地与输出时钟信号相反。占空比校正器基于第一校正信号生成第二校正信号。占空比校正器包括用于生成第二校正信号的两个或更多个晶体管。第二校正信号施加到输出时钟信号。也存在其他实施方式。

根据一个实施方式，本发明提供了占空比校正装置。该装置包括用于接收输入时钟信号的输入端子，该输入时钟信号由第一占空比和信号频率表征。该装置还包括第一晶体管，该第一晶体管包括第一栅极端子和第一漏极端子。第一栅极端子耦接至输入端子。该装置还包括第二晶体管，该第二晶体管包括第二栅极端子和第二漏极端子。第二栅极端子耦接至输入端子。该装置还包括用于输出校正过的时钟信号的输出端子。输出端子耦接至第一漏极端子和第二漏极端子。校正过的时钟信号由第二占空比表征，该第二占空比比第一占空比更接近50％。该装置还包括耦接至输出端子并且被配置为生成第一校正信号的占空比传感器。第一校正信号相对于时钟信号基本上是反相的。该装置还包括被配置为基于数字控制信号生成控制电压的DAC。该装置包括占空比校正器，该占空比校正器被配置为至少使用控制电压和第一校正信号生成第二校正信号。第二校正信号耦接至输出端子。

根据另一实施方式，本发明提供了一种通信系统。该系统包括用于接收数据信号的通信信道。该系统还包括被配置为均衡数据信号的信号处理模块。该系统还包括被配置为基于处理过的数据信号生成第一时钟信号的时钟数据恢复(CDR)装置。该系统进一步包括被配置为基于第一时钟信号生成校正过的时钟信号的占空比校正(DCC)装置。DCC装置包括用于接收第一时钟信号的输入端子。DCC装置还包括被配置为经由输入端子接收第一时钟信号并且输出第二时钟信号的第一对晶体管。DCC装置进一步包括耦接至第二时钟信号的输出节点。DCC装置还包括被配置为基于第二时钟信号生成第一校正信号的占空比传感器。DCC装置进一步包括被配置为基于第一校正信号生成第二校正信号的占空比校正器。占空比校正器包括第二对晶体管。第二校正信号耦接至输出节点。

应理解的是，本发明的实施方式提供了超过常规技术的许多优势。其中，通过省略VCO(如现有DCC实现中使用的)，根据本发明的实施方式的占空比校正装置的输入电容被减小并最小化。应理解的是，与常规装置相比，根据本发明的DCC装置更节能并且对时钟路径带宽影响小。

附图说明

图1是示出了根据本发明的实施方式的通信系统的简图。

图2是示出了常规DCC实现的简图。

图3是示出了具有电流不补偿反相器的常规DCC缓冲器的简图。

图4是示出了具有自偏压反相器的常规DCC缓冲器的简图。

图5是示出了根据本发明的实施方式的占空比校正装置500的简图。

图6是示出了根据本发明的实施方式的占空比校正装置的操作的简化时序图。

图7是示出了根据本发明的实施方式的DAC校正信号的简图。