[发明专利]一种基于System Generator产生雷达数字干扰的方法

权利要求书

1.一种基于System Generator产生雷达数字干扰的方法，其特征在于，所述方法包括：

步骤1，搭建雷达数字干扰的基础运算模块；

所述雷达数字干扰的基础运算模块至少包含：计数分频模块、提取信号上升沿模块、灵巧干扰选择模块、正锯齿波形生成模块、FIFO延时模块、高斯噪声产生模块；

所述灵巧干扰选择模块，用于将压制类干扰信号调制到接收的雷达目标信号上；

所述灵巧干扰选择模块包含两个信号选择器，分别用于选择合成信号的实部和虚部，以及用于选择外部信号的实部和虚部；其中，所述合成信号为所述压制类干扰信号，所述外部信号为所述雷达目标信号；

所述灵巧干扰选择模块的输入管脚包含合成信号实部输入管脚、合成信号虚部输入管脚、外部信号实部输入管脚、外部信号虚部输入管脚以及选择位管脚；当选择位为1时，输出合成信号的实部或者虚部，当选择位为0时，输出外部信号的实部或者虚部；

步骤2，获取需要的数字干扰样式，得到所述数字干扰样式的数学模型；

步骤3，将所述数字干扰样式的数学模型转换为由所述基础运算模块组成的硬件电路；

步骤4，将所述硬件电路进行通用化封装，得到需要的数字干扰电路。

2.根据权利要求1所述的一种基于System Generator产生雷达数字干扰的方法，其特征在于，所述计数分频模块，用于将系统时钟进行分频，产生所述数字干扰电路需要的时钟信号；

所述计数分频模块包含累加器和比较器，当所述累加器达到带宽预定值后，所述比较器输出高电平，所述累加器复位；

所述计数分频模块的输入管脚包含带宽设置管脚和复位管脚，所述带宽设置管脚用于设置带宽预定值，所述复位管脚高电平有效；所述累加器由所述复位管脚控制，当所述复位管脚输出低电平时，所述累加器完成1到带宽预定值的循环计数，当所述复位管脚输出高电平时，所述计数分频模块输出高电平，从而完成以带宽预定值为倍数的分频结果。

3.根据权利要求1所述的一种基于System Generator产生雷达数字干扰的方法，其特征在于，所述提取上升沿模块，用于提取雷达信号的上升沿，产生所述数字干扰电路的有效使能；

所述提取上升沿模块包含数据拼接单元、比较器和延时单元，将1比特雷达输入信号及其延时一个时间单元后的1比特雷达输入信号拼接成为一个2比特的雷达输入信号；

当雷达信号的上升沿到达时，所述数据拼接单元就输出“10”，即十进制数2，然后将数据拼接单元的输出在比较器中与十进制数2进行比较，数据拼接单元的输出为2时表示检测到雷达信号的上升沿；

所述提取上升沿模块的输入管脚连接所述数据拼接单元，用于输入位宽为1比特的雷达输入信号。

4.根据权利要求1所述的一种基于System Generator产生雷达数字干扰的方法，其特征在于，所述正锯齿波形生成模块，用于产生极值和步进间隔分别可控的正锯齿波形；

所述正锯齿波形生成模块包含累加器、相加器和比较器；

所述正锯齿波形生成模块的输入管脚包含使能管脚、步进间隔管脚、最小值管脚、最大值管脚以及复位管脚，且所述复位管脚高电平有效；

所述步进间隔管脚用于设置锯齿波形累加的步进值，所述最小值管脚和最大值管脚用于设置锯齿波形的幅度变化范围；当所述复位管脚无效时，所述累加器从最小值开始以步进间隔进行累加，当累加值达到最大值时，所述复位管脚有效使得所述累加器复位，从而循环输出正锯齿波形。

5.根据权利要求1所述的一种基于System Generator产生雷达数字干扰的方法，其特征在于，所述FIFO延时模块，用于将信号进行预设延时的输出；

所述FIFO延时模块包含FIFO存储器、相减器和比较器；所述FIFO存储器上设置有dcount引脚和dout引脚；所述dcount引脚表示FIFO存储器中存储数据的个数，dout引脚用于输出FIFO存储器中的数据；

所述FIFO延时模块的输入管脚包含信号输入管脚、使能管脚、延时数管脚和复位管脚，且所述复位管脚高电平有效；当所述使能管脚有效时，数据写入FIFO存储器，当写入FIFO存储器的数据个数达到延时数时，比较器输出高电平，使得所述FIFO存储器输出存储的数据。