[发明专利]一种基于System Generator产生雷达数字干扰的方法

说明书

本发明属于雷达数字干扰领域，公开了一种基于System Generator产生雷达数字干扰的方法，包括：搭建雷达数字干扰的基础运算模块；获取需要的数字干扰样式，得到数字干扰样式的数学模型；将数字干扰样式的数学模型转换为由基础运算模块组成的硬件电路；将硬件电路进行通用化封装，得到需要的数字干扰电路，能够简化雷达干扰系统架构，降低雷达干扰系统设计难度，提高雷达干扰系统开发效率。

技术领域

本发明属于雷达数字干扰领域，尤其涉及一种基于System Generator产生雷达数字干扰的方法，可用于雷达干扰系统的快速仿真及实现。

背景技术

在雷达干扰系统的设计、仿真和实现过程中，如何快速产生干扰信号和修改干扰参数是干扰机设计中重要的工程问题。传统的数字干扰系统较多采用大规模集成电路来进行数字信号处理，以适应干扰系统所处的宽频带、多调制方式、多信号的复杂环境。利用System Generator进行系统、算法仿真与实现已经有了一些研究成果。

李伟强等人在其发表的论文“典型压制性干扰的Simulink建模与分析”(《2016Journal of Air Force Early Warning Academy》2014，pp：343-347)中提出了利用Simulink进行压制类干扰算法的仿真。该方法的具体步骤是，第一步：分析典型压制干扰的数学模型，干扰样式包含射频噪声干扰、噪声调幅干扰和噪声调频干扰；第二步：在Simulink中进行建模；第三步：进行干扰效果的动态仿真。该方法尝试利用Simulink进行典型压制类干扰样式的搭建，相对于其他仿真工具更能体现干扰信号的动态变化过程，但是，该方法仍然存在的不足之处是，包含的干扰样式较少，且只能进行功能仿真，不能直接转化为硬件电路。

瞿福琪等人在论文“一种基于FPGA/DSP的灵巧干扰平台设计与实现”(《2009Modern Electronics Technique》2009，PP：33-36)中公开了一种基于FPGA/DSP的灵巧干扰平台设计与实现的方法。该方法利用FPGA和DSP构建灵巧干扰硬件平台，FPGA和DSP通过EMIF总线共享外部RAM，协同实现对信号的高速处理，设计并用Verilog语言编写硬件平台控制软件。虽然，该方法模块化的设计方法保证了平台设计的功能要求，搭建了灵巧干扰平台，但是该方法存在的不足是，干扰样式单一，干扰模块复用性差，其他干扰样式有待补充。

发明内容

针对上述问题，本发明的目的在于提供一种基于System Generator产生雷达数字干扰的方法，能够简化雷达干扰系统架构，降低雷达系统设计难度，提高雷达系统开发效率。

实现本发明的技术思路是，首先搭建基础模块，分析干扰样式的数学模型，并将其转化为硬件并行处理模式的硬件模型；然后搭建各个干扰样式模块，并进行通用性封装；最后封装为欺骗类通用干扰库和压制类通用干扰库。

为达到上述目的，本发明采用如下技术方案予以实现。

一种基于System Generator产生雷达数字干扰的方法，所述方法包括：

步骤1，搭建雷达数字干扰的基础运算模块；

步骤2，获取需要的数字干扰样式，得到所述数字干扰样式的数学模型；

步骤3，将所述数字干扰样式的数学模型转换为由所述基础运算模块组成的硬件电路；

步骤4，将所述硬件电路进行通用化封装，得到需要的数字干扰电路。

本发明技术方案的特点和进一步的改进为：

(1)步骤1中，所述雷达数字干扰的基础运算模块至少包含：计数分频模块、提取信号上升沿模块、灵巧干扰选择模块、正锯齿波形生成模块、FIFO延时模块、高斯噪声产生模块。

(2)所述计数分频模块，用于将系统时钟进行分频，产生所述数字干扰样式需要的时钟信号；