[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：在第一接触孔底部暴露出的衬底中形成第一源漏掺杂层，第一源漏掺杂层中具有第一掺杂离子；在第一源漏掺杂层表面形成第一金属化物；形成第一金属化物之后，在第二区域介质层中形成第二接触孔，第二接触孔底部暴露出所述衬底；在第二接触孔底部暴露出的衬底中形成第二源漏掺杂层，第二源漏掺杂层中具有第二掺杂离子，第二掺杂离子与所述第一掺杂离子的导电类型相反；在第二源漏掺杂层表面形成第二金属化物，第二金属化物与所述第一金属化物的材料不相同。形成方法能够降低第一金属化物与第一源漏掺杂层之间的接触电阻，同时降低第二金属化物与第二源漏掺杂层之间的接触电阻。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。

由于金属具有良好的导电性，在半导体技术中，往往通过金属插塞实现源漏掺杂层与外部电路的电连接。然而，由于金属与源漏掺杂层之间的费米能级相差较大，金属插塞与源漏掺杂层之间的势垒较高，导致金属插塞与源漏掺杂层之间的接触电阻较大。现有技术通过在金属插塞与源漏掺杂层之间形成金属硅化物来降低接触电阻，提高半导体结构的性能。

然而，现有技术形成的半导体结构存在金属硅化物与源漏掺杂层之间的接触电阻较大的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够降低金属硅化物与源漏掺杂层之间的接触电阻，改善所形成半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成介质层；在所述第一区域介质层中形成第一接触孔，所述第一接触孔底部暴露出所述衬底；在所述第一接触孔底部暴露出的衬底中形成第一源漏掺杂层，所述第一源漏掺杂层中具有第一掺杂离子；在所述第一源漏掺杂层表面形成第一金属化物；形成第一金属化物之后，在所述第二区域介质层中形成第二接触孔，所述第二接触孔底部暴露出所述衬底；在所述第二接触孔底部暴露出的衬底中形成第二源漏掺杂层，所述第二源漏掺杂层中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；在所述第二源漏掺杂层表面形成第二金属化物，所述第二金属化物与所述第一金属化物的材料不相同；形成所述第一金属化物之后，在所述第一接触孔中形成第一插塞；形成所述第二金属化物之后，在所述第二接触孔中形成第二插塞。

可选的，所述第一掺杂离子为N型离子；所述第二掺杂离子为P型离子；所述第一金属化物的材料为TiSi；所述第二金属化物的材料为PtSi、NiPtSi或NiSi；所述第一金属化物的厚度为30埃～200埃，所述第二金属化物的厚度为30埃～150埃；或者，所述第一掺杂离子为P型离子；所述第二掺杂离子为N型离子；所述第一金属化物的材料为PtSi、NiPtSi或NiSi；所述第二金属化物的材料为TiSi；所述第一金属化物层的厚度为30埃～150埃，所述第二金属化物的厚度为30埃～200埃。

可选的，形成所述第一源漏掺杂层的步骤包括：对所述第一接触孔底部暴露出的衬底进行第一刻蚀，在所述第一区域衬底中形成第一凹槽；在所述第一凹槽中形成第一源漏掺杂层。

可选的，形成所述第一凹槽的工艺包括干法刻蚀工艺，形成所述第一凹槽的工艺参数包括：刻蚀气体包括：CH₄和CHF₃中的一种或两种组合，其中，CH₄的流量为8sccm～500sccm，CHF₃的流量为30sccm～200sccm，射频功率为100W～1300W，偏置电压为80V～500V，刻蚀时间为4s～500s，气体压强为10mtorr～2000mtorr。

可选的，所述第一接触孔的宽度为15nm～80nm；所述第一凹槽的深度为20nm～100nm；所述第一接触孔的深宽比为20:1～100:1。