[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，通过于承载结构与多个电子元件之间形成如底胶之填充材，且该填充材于两电子元件之间的间隙中形成有间隔部，其中，该间隔部包含有相分离的第一区块与第二区块以作为应力缓冲区，故于后续研磨包覆该些电子元件的封装层时，能有效避免该电子元件因研磨外力所产生的应力而发生破裂的问题。

技术领域

本发明有关一种半导体装置，尤指一种电子封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型封装模组、或将芯片立体堆叠化整合为三维集成电路(3D IC)芯片堆叠模组。

图1为现有3D IC式半导体封装件1的剖面示意图。首先，提供一具有相对的转接侧10a与置晶侧10b的硅中介板(Through Silicon interposer，简称TSI)10，且该硅中介板10具有多个连通该置晶侧10b与转接侧10a的导电硅穿孔(Through-silicon via，简称TSV)100，并于该置晶侧10b上形成线路结构101以供接置多个具有焊锡凸块12的半导体元件11，再以填充材13(如底胶)包覆该些焊锡凸块12，并形成封装层14以包覆该半导体元件11，并研磨该封装层14，以令该半导体元件11的上表面外露出该封装层14。接着，将该硅中介板10以其转接侧10a透过多个导电元件15设于一封装基板16上，并使该封装基板16电性连接该些导电硅穿孔100，再以底胶17包覆该些导电元件15。接着，形成封装胶体18于该封装基板16上，以令该封装胶体18包覆该封装层14与该硅中介板10。最后，形成多个焊球160于该封装基板16的下侧，以供接置于一电路板19上。

然而，现有半导体封装件1中，于封装时，该填充材13因毛细作用而会形成于各该半导体元件11之间的间隙S中，致使该半导体元件11的内部应力增高，故于研磨该封装层14时，外部的研磨作用力会传递至该半导体元件11中，而造成该半导体元件11的应力集中而发生破裂，导致该半导体封装件1的可靠度不佳。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，能有效避免该电子元件因研磨外力所产生的应力而发生破裂的问题。

本发明的电子封装件，包括：承载结构；第一电子元件与第二电子元件，其间隔设置于该承载结构上，以令该第一电子元件与该第二电子元件之间形成有一间隙；填充材，其形成于该承载结构与该第一电子元件之间及该承载结构与该第二电子元件之间，且令该填充材于该间隙中形成有间隔部，其中，该间隔部包含有相分离的第一区块与第二区块，且该第一区块对应邻近该第一电子元件，而该第二区块对应邻近该第二电子元件；以及封装层，其形成于该承载结构上，以包覆该第一电子元件与第二电子元件，且令该第一电子元件与第二电子元件的上表面外露出该封装层。

本发明还提供一种电子封装件的制法，包括：将第一电子元件与第二电子元件间隔设置于承载结构上，以令该第一电子元件与该第二电子元件之间形成有一间隙；形成填充材于该承载结构与该第一电子元件之间及该承载结构与该第二电子元件之间，且令该填充材于该间隙中形成有间隔部，其中，该间隔部包含有相分离的第一区块与第二区块，且该第一区块对应邻近该第一电子元件，而该第二区块对应邻近该第二电子元件；以及形成封装层于该承载结构上，以包覆该第一电子元件与第二电子元件，且令该第一电子元件与第二电子元件的上表面外露出该封装层。

前述的电子封装件及其制法中，该承载结构电性连接该第一电子元件及第二电子元件。

前述的电子封装件及其制法中，该第一电子元件与该第二电子元件为相同或不同类型。