[发明专利]一种SiC VDMOS器件

说明书

本发明属于功率半导体技术领域，涉及一种SiC VDMOS器件。本发明相较于传统结构，特点是栅极结构覆盖的P阱区是多次间断分布的，被N型高阻材料隔离开。传统平面MOSFET正向导通是通过P阱区表面形成反型层沟道，从而形成源极到漏极的电子通路；通过P阱区多次间断分布，使得正向导通时不仅P阱区表面形成反型层沟道，间断P阱区之间的N型高阻材料表面也会形成积累型沟道，使得源漏之间形成一条低电阻通路，降低了器件的导通电阻R_on。

技术领域

本发明属于功率半导体技术领域，涉及一种SiC VDMOS器件。

背景技术

SiC(碳化硅)材料由于具有禁带宽度大、临界击穿电场高和高热导率等特点，使得SiC器件在高温、高压、高频、大功率、强辐照等领域中独具优势，并且作为唯一一种能够热氧化生成SiO₂的宽禁带半导体材料，使得SiC MOSFET器件制造成为可能。

当器件应用在大功率环境中时，如何降低器件的导通电阻，提高器件的电流能力成为学者关注的问题。SiC VDMOS的反型层迁移率小于积累层迁移率，因此，在制作平面栅SiC VDMOS器件时，为了降低器件的导通电阻，文献Praveen M.Shenoy，B.Jayant Baliga，【The Planar 6H-SiC ACCUFET:A New High-Voltage Power MOSFET Structure】提出了一种全积累型平面MOSFET(如说明书附图1所示)。该结构通过在栅极结构下方形成全积累型沟道，降低了导通电阻。但是为了保护MOSFET的栅氧化层电场，该结构需要在体内形成P+区域，增加了工艺难度。

发明内容

本发明为了解决上述问题，提出一种具有反型层沟道和积累型沟道的SiC VDMOS器件。

本发明的技术方案是：一种SiC VDMOS器件，在N型衬底1上形成N型高阻半导体材料2；在N型高阻半导体材料2表面形成P型阱区7，所述P型阱区7上表面的中心区域形成P型体接触区5，P型体接触区5的外侧形成N型源区6，N型源区6和P型体接触区5的共同引出端为源极；

其特征在于，沿器件纵向方向，所述P型阱区7是间断分布的，由N型高阻半导体材料2隔离开；所述器件纵向方向为同时与器件水平方向和垂直方向垂直的第三维方向；

在P型阱区7和N型高阻半导体材料2上表面形成栅极结构，所述栅极结构包括栅极绝缘材料3和位于栅极绝缘材料3上的导电材料4，所述导电材料4引出端为栅极；栅极之下，P型阱区7表面形成反型层沟道，N型高阻半导体材料2表面形成积累型沟道。

进一步的，所述SiC VDMOS器件具有方形元胞结构，所述P阱区7以P体接触区5和N源区6为中线，在中线两侧呈对称间断分布。

进一步的，所述SiC VDMOS器件具有条形元胞结构，所述P阱区7以P体接触区5和N源区6为中线，在中线两侧呈对称间断分布。

进一步的，所述SiC VDMOS器件具有条形元胞结构，所述P阱区7以P体接触区5和N源区6为中线，在中线两侧呈交错分布。

本发明的有效增益为，降低了器件的导通电阻，改善了BV和R_on的折衷关系。

附图说明

图1为ACCUFET结构示意图；

图2为实施例1三维结构示意图；

图3为实施例1俯视图；

图4为实施例2三维结构示意图；

图5为实施例2俯视图；

图6为实施例3三维结构示意图；

图7为实施例3俯视图；

具体实施方式